在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 9580|回复: 46

[求助] GGNMOS有不均匀导通的特点,那请问为什么拉宽Drain可以使其均匀导通呀

[复制链接]
发表于 2023-9-7 15:45:51 | 显示全部楼层
单单拉宽的作用并不明显,还要有SAB BLOCK。基本上都是中间的finger先导通。
回复 支持 反对

使用道具 举报

发表于 2023-9-8 15:27:14 | 显示全部楼层
最近也在理解ESD的最基础原理知识,看了很多资料,说一说自己的理解。
1、拉宽drain端可以承担很大的热量,主要是因为面积变大,但并不是因为拉宽D端相当于加入了一个电阻。实际上
单纯拉宽D端对于D端的电阻影响很小,所以不能解决GGNMOS的均匀性问题。
2、要理解加SAB的实际用途。大部分人都会说加SAB会解决GGNMOS的不均匀问题,但没说为什么,或者说的很宽泛。
加SAB有两个作用
1、解决LDD结构带来的问题,当D端有大的电压过来,如果没有SAB,由于LDD结构的存在,会让电流聚集在D端靠近G的区域,破坏这个地方的PN结,造成虽坏。
2、没加SAB时,器件表面有层金属硅化物,电阻率很低,电流顺着表面走。加了SAB,表面电阻增大,电流不会沿着沟道的方向走,电流会走源漏PN结。
3、通常ESD GGNMOS D端的做法都是拉大D端CONT 到POLY的距离,加SAB。实际的目的其实就一个,增大D端方块电阻。但是,这里有一个误区,大部人认为单纯拉大D端宽度也可以增大D端电阻,这种想法是片面的,我们实际Layout时拉大D端的目的是让SAB变宽,SAB变宽,SAB变宽。SAB变宽,D端就得变宽,要不然放不下SAB。
4、实际上有的工艺还可以有一个ESD 注入层,目的是解决LDD结构的问题,并且降低反偏PN结的电压。但增加了MASK。




回复 支持 6 反对 0

使用道具 举报

发表于 2023-9-8 17:11:26 | 显示全部楼层


   
陌上苏沫 发表于 2023-9-8 17:06
想请问一下大佬SAB是怎样解决LDD结构带来的问题的,是通过SAB增大的Rd来降低压降,导致达不到LDD结构的击 ...


加SAB的作用是阻止电流流向D端的LDD区域,或者可以理解成避免向LDD区域聚集。

这样就可以避免LDD结构的地方发生PN结损坏。
回复 支持 反对

使用道具 举报

发表于 2023-9-18 09:07:29 | 显示全部楼层


   
zhangyp 发表于 2023-9-16 19:55
各位大佬,我这边设计的一个版图正好出现了如主题讨论的问题,我是做的一个OUTPUT的PAD,这个PAD只有NMOS, ...


这种OPEN DRAIN的设计,如果没有单独的ESD设计保护,理论上讲是要在D和G之间拉开间距,并且加上SAB的。你这个问题其实很明显,就是ESD过来的时候管子没有均匀开启引起的,所有的这种NMOS结构都是中间的管子会先开启(为什么自己去查一下)。中间的FINGER先开启,别的管子不开启导致中间的管子承受的电流过大失效。建议加上SAB去解决,还有就是看一下S/D的连线是不是均匀的。至于输出管电阻的大小问题可以让DE去仿真。



回复 支持 反对

使用道具 举报

发表于 2023-9-18 09:09:11 | 显示全部楼层


   
zhangyp 发表于 2023-9-16 19:55
各位大佬,我这边设计的一个版图正好出现了如主题讨论的问题,我是做的一个OUTPUT的PAD,这个PAD只有NMOS, ...


ESD的问题和你的GATE连线的关系不大,GATE的连线只会影响你正常工作的时候的性能。
回复 支持 反对

使用道具 举报

发表于 2023-9-19 08:38:05 | 显示全部楼层


   
zhangyp 发表于 2023-9-18 20:14
各位,确实这个端口是open drain的端口设计,我这种不加SAB的设计,我是想我的设计针对ESD来说是float gate ...


Float gate是会降低vt1。但是泄放ESD的电流一定不是靠着沟道导通,都是靠寄生的NPN去泄放ESD电流的。
回复 支持 反对

使用道具 举报

发表于 2023-9-19 08:42:26 | 显示全部楼层


   
农民赵 发表于 2023-9-19 08:38
Float gate是会降低vt1。但是泄放ESD的电流一定不是靠着沟道导通,都是靠寄生的NPN去泄放ESD电流的。
...





Floating的GATE还有一个问题,就是你的gate容易被拉高,导致沟道过度开启,最终ESD电流从沟道走掉烧毁器件。
所以你看大部分的GGNMOS都是GATE接地,或者通过一个电阻接地。通过电阻接地也可以降低vth1。
期待你改版之后的结果,到时候记得分享一下哈。













回复 支持 反对

使用道具 举报

发表于 2023-9-21 08:40:33 | 显示全部楼层


   
zhangyp 发表于 2023-9-20 21:08
我现在的问题好像是gate没有被拉高啊,因为我gate接的比较好,我确信如果有一根拉高了,另外一个几根也能 ...


ESD一定是寄生的NPN放电,而不是沟道放电。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 12:36 , Processed in 0.015125 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表