在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (12) |订阅

Cadence PCB 今日: 0|主题: 360|排名: 185 

[资料] 磁材手册 attachment  ...2 jack_20150410 2018-7-25 149089 Zhangshuan 2022-3-11 22:00
悬赏 [解决] PCB制版价格的影响因素 - [悬赏 100 信元资产] zhujingwu 2022-2-6 32626 dannymu 2022-3-9 09:51
[求助] 17.4 orCAD和PCB designer的分辨率为什么不一样呢? kingcard 2022-3-2 01835 kingcard 2022-3-2 15:22
[原创] 【高速PCB设计大课堂】PCB设计中常见的主流高速信号列表与工作速率 attach_img  ...2 ET_Transformers 2017-4-30 105132 ricvadim 2022-2-27 20:49
[资料] Hotfix_SPB17.20.060-20191029 attachment  ...2 szdery 2019-10-28 1525694 meilong 2022-2-17 17:17
[资料] Allegro资料 attachment  ...2 scott83 2021-2-23 159888 kinlin 2022-1-25 18:23
[转贴] orcad教程 attachment 顾知知 2018-11-5 74018 Zhangshuan 2022-1-16 20:51
[转贴] 华为PCB设计规范 zouct 2020-6-13 14514 dghthjkk 2022-1-12 14:28
[求助] ubuntu 系统如何启动capture cis?如何配置bashrc attach_img evilfool911 2020-7-26 412611 Andy126 2022-1-10 11:22
[求助] 如何取消两个.brd文件之间的交互 wangmengsu 2021-12-20 01936 wangmengsu 2021-12-20 13:44
[原创] AFS_2016_Q4分享不带许可 新人帖 attachment louis800 2019-4-22 613420 sam4288 2021-12-16 16:33
悬赏 [求助] cadence怎么打印原理图啊,完全菜鸟,专业词一点也不会,求详细的解释 - [悬赏 30 信元资产] attachment  ...23 江公补过 2016-12-28 2315101 zampple 2021-11-25 20:39
[资料] Allegro_QIR4_What's_New_tw.pdf attachment erictc 2018-2-6 97165 zampple 2021-11-23 09:23
[原创] 仿真波形报错ic5141 新人帖 attach_img mataotao 2021-11-18 11837 mataotao 2021-11-18 10:56
[求助] 现在最新的allegro到哪个版本了 attach_img 选手实力非凡 2021-7-18 78126 lans0625 2021-11-9 17:36
[资料] PCB Layout 手册 attachment  ...234 96584135 2018-1-5 3946832 benwa 2021-10-31 10:16
[原创] DDR的前世与今生(一) edadoc-wen 2016-8-23 812117 wspytu 2021-10-21 13:40
[求助] 选中所有管脚,edit properties是灰色的,不可以点击 attach_img 祥哥爱学习 2021-10-5 06301 祥哥爱学习 2021-10-5 16:56
[求助] candece有没有提供linux版本的呢 jinyi7016 2019-3-13 812341 cuijiecn 2021-9-28 17:07
[原创] DDRx的关键技术介绍(上) edadoc-wen 2016-9-12 35870 whulaisla 2021-9-23 08:03
[原创] vim attachment wy12 2021-9-21 39799 wx148520 2021-9-22 09:30
[资料] SPB16.60.103 96584135 2017-12-13 74123 zame 2021-9-5 12:48
[资料] 一些免费pcb入门资料分享 attachment 329879762 2019-5-5 52413 martin_zheng 2021-8-31 15:15
[原创] 自动布线第五阶段成果:实现BGA全自动出线 attach_img yepeda 2021-8-11 13182 JetYeah 2021-8-11 20:35
[求助] Cadence SPB linux版本具有PSPICE仿真功能吗 steven0820 2016-6-16 14568 zampple 2021-8-10 08:35
[原创] 自动布线第三阶段成果实现整版或者局部全自动铺铜皮 attach_img yepeda 2020-9-27 210455 yepeda 2021-7-2 14:48
[资料] PCB_EMC/ESD设计参考 新人帖 attachment my9217 2019-7-24 99773 menghuihandan 2021-6-25 16:04
[求助] cadence SPB 16.6 破解不完整 peleGuo 2018-2-26 311148 bruce8949 2021-6-25 13:28
[求助] 怎么给出PCB设计的信号完整性约束? daizyvce 2017-9-29 68213 bruce8949 2021-6-25 13:25
[求助] Cadence16.5画元件时,修改引脚名称时,引脚上移。 attach_img 打不倒的小强 2018-3-3 310680 bruce8949 2021-6-25 13:23
[求助] 在PCB版图设计中,具体什么样的线需要做等长处理? 曦玄 2019-1-24 410758 bruce8949 2021-6-25 13:18
[求助] allegro 的命令栏被关了,怎么打开? zy02752003 2017-10-30 714732 bruce8949 2021-6-25 13:16
[求助] 一个原理图的两页可以画成两块电路板吗? wolver 2017-9-6 59887 bruce8949 2021-6-25 13:15
[求助] 请问以下后缀的EDA文件有清楚的吗?有没有什么说明文档可以让我看懂文件内容的 dongjunjie 2020-3-16 13550 zampple 2021-5-15 11:41
[原创] 自动布线第四阶段研究成果实现整版快速BUS走线 attach_img yepeda 2021-5-13 13755 geo24 2021-5-13 13:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 03:51 , Processed in 0.019319 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块