好的類比工程師應該具有的素養 (純屬個人偏見 各位參考看看就好)

朱立平

0.  謙虛為懷/不自滿驕傲/低調/少說多做/認真負責  待人處世態度 才是職場最重要的原則 而不是技術
1.  必須了解負回授系統之穩定性與如何相位補償,各種電路負回授補償方式
2.  必須會手算設計OP (noise, bandwidth, negative feedback etc.) 手算電路分析
3.  必須學會IC fully custom layout technique (from PCB level system design combine with chip level floor plan)
4.  必須有ESD, latch-up 相關知識
5.  必須懂半導體元件
6.  必須有成本概念 (BOM cost) 以整個PCB電路板系統為出發點
7.  必須了解類比電路元件之mismatch 以及如何克服mismatch (chopper stabilize, DEM, layout matching (ABBA, ...),size the element etc.)
8.  必須有半導體製程堆疊概念
9.  必須在設計電路前就做好電路系統最佳化分析,分析在各種情況下之電路特性統計性分析與數學電路系統設計前規劃
10. 必須了解electromigration (how to estimate power metal width, wider is better)與電路運作時之熱分佈概念 以及製程非理想特性
11. 必須了解數位電路特性與與數位信號處理,以及 digital circuit IR drop & power voltage bounce when the clock edge is comming
12. 必須學會與熟練dsp(連續時間與離散時間信號處理) 善用DSP
13. 必須對corner飄移做詳細的hspice模擬對每一顆MOS bias at saturation region in static condiction (spice corner:FF,SS,FF,FS,SF, power supply voltage variation: normal, low supply (normal x 0.9), high supply (normal x 1.1)
, temperature variation: -40,25,125 degree, resistor variation: 1+-50%, capacitor variation: 1+-50% ), (total corner you should run = spice corner (5) x power variation (3) x temperature variation (3) x Resistor variation(3) x Capacitor variation(3) = 405 corners for each MOS)
14. 最好學會command file for DRC/LVS/LPE/ERC
15. 最好學會low power design technique
16. 最好學會APR, STA, synthesis, RTL coding, PDK etc.
17. 要善用 digital calibration
18. Spice用的越少程度就越好 (電腦用的越少 程度越好,用思考來設計電路)
19. 要會故障分析 要會可靠度分析(long term circuit/chip reliability analysis)
20. 在設計電路之前一定要把的FAB的製程資料多看幾遍 在給定的製程條件下 可以用那些類比招式
21. 要會設計分析PCB電路與ON PCB被動元件非理想特性(L,bead,C,R etc.) 要有選擇(特性與成本)與分析ON PCB被動元件(L,bead,C,R etc.)非理想特性的能力
22. 要懂量產測試 要會設計量產測試電路板 要知道量產測試程式 或是會寫量產測試程式
23. 要有能力從無到有設計IC
24. 以簡馭繁 越簡單的結構越不會出錯

jxjxhwx

太多了吧，大牛您说说刚毕业的学生应该具备哪几条呢？

adccoltd

说这些不如说说自己的设计经历和成果，

能详细的介绍自己芯片的性能，功耗，大大方方show出来的，我对你竖大拇指

能简要介绍用到的技术细节，对别人提出问题能认真回答的，我对你钦佩无比

分享，前提是敢于介绍自己，而不是指点大众的江山，激昂别人的文字

注意，你所学的所有微电子知识都来自于前人的分享，来自西方的分享，来自无私，谦虚，“无国界”的人的分享


论坛里太多说起来头头是道，但丝毫不提自己，对自己做的东西严格保密，维护高手那神秘背影形象的人


我永远愿意相信论坛的宗旨是分享和帮助，不是比试，挖苦，教训，误导，这一点中外论坛真是天壤之别


并且，不愿分享的人不会真心提供帮助

只是即兴说说，没有针对楼主

adccoltd

突发感想，没有针对楼主，相反我觉得楼主帮助别人是非常热心真诚的，但对于好工程师的定义，我认为无需过分看重他，你说的许多条只能来自于项目，如果所经项目不需要其中一些知识，大可不必为了学而学，做一个电路，关键是态度，积累经验的多少与态度成正比，忘了钱，再去工作

andy2000a

20.   跟對老闆

說真的會設計又如何 ?  很多RD 會DESIGN 但是
分股票時因為 ENGINEER 個性不想去爭
分多少 ?
我就如此吃過虧

說真的SALES 出張嘴 , 股票拿得都比RD 多 ..一般 RD 傻傻那知道
  我是離開後才知道 ..

錢賺到才是真. 真要練工去學校機關練工吧 ..我從 RTL  synthesis 看到 analog 好玩
但後來才發生  digital RD 拿得多
因為 一個產品 ANALOG 是IP  只算你一次
但! Soc  做出10產品   digital RD 說每個都有份拿, analog RD ?  人家都說你是IP
  但說真IP 也不不同FAB  不同 process , 但是因為是IP  大家都認為 一份

ericking0

20.   跟對老闆

說真的會設計又如何 ?  很多RD 會DESIGN 但是
分股票時因為 ENGINEER 個性不想去爭
...
andy2000a 发表于 2013-11-28 08:23

                               
登录/注册后可看大图

深以为然数字是模拟IP的客户
所以模拟天生在数字面前就处于弱势

gaojun927

回复 5# andy2000a

说到模拟IP这点，一个

gaojun927

回复 1# 朱立平

写的要求太多太高，反而突出不出来重点。这要求基本涵盖了：系统定义，pcb板级，模拟电路，数字电路，版图，器件，工艺，再加上销售能力和运营能力的话，都快赶上一个公司了。
以前那个模拟电路的9层境界，说的倒离模拟电路更近一些。不过就像网络的6层模型被简化为TCP/IP的4层模型一样，那个9层模型也可以简化成：迷信spice，不信spice，了解如何正确使用spice，不用spice四个层次。

朱立平

回复 2# jxjxhwx


    個人認為剛入行的新人 需要會 0. 1. 2. 4. 13.

朱立平

回复 3# adccoltd


    在下將盡力分享個人設計經驗以及設計方法 以減少各位走冤枉路 到目前為只個人所學完全是靠苦學硬功夫十餘年晝夜不停演練好幾千遍所成 (在接觸digital IC design之前三年, Verilog simulation pre-sim & post-sim 寫了接近萬遍 約九千多遍,之後設計數位電路都不須FPGA驗證,且每次均one-cut work,想到什麼功能都可以快速化為Verilog) 目前為止並沒有任何人願意分享知識給在下 個人會整裡拿出多年以前參與設計目前量產中之幾顆IC datasheet與設計經驗同各位分享(比較沒有法律問題) 但有些公司的產品細節有法律問題 比較不好分享 所以將與各位分享如何設計類比電路的方法 而不是各別產品的技術細節 因在下事務繁忙 會盡力抽空撰文與幫助各位