请问如何估计DRAM和SRAM之间的bandwidth和latency

ttxs2009 · 发表于 2013-6-24 00:51:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一般在处理器或者SOC的设计里。
用DRAM作为off-Chip 的内存，用SRAM作为 on-Chip 的Cache。
我们的design是processor部分已经完成设计，片上 SRAM 刚刚在 layout 里面加上。没有考虑片外DRAM。
为了更全面地说明问题，老板要求我们估计一下 SRAM 和 DRAM 之间数据通信的 bandwidth 和 latency，请问我们应该如何着手？
请大侠们出出主意。

newnewsitter · 发表于 2013-6-24 01:04:57

latency不用说，肯定是DRAM大，具体指标要查data sheet。但是DRAM对burst类型的访问有加速，比如cache linefill、write back等操作。bandwidth和数据位宽有关。

Timme · 发表于 2013-6-24 08:23:48

本帖最后由 Timme 于 2013-6-24 08:27 编辑

DRAM Latency = tCAS + tRAS + CMD Rate，前两项看DRAM芯片，最后那项看控制器

ttxs2009 · 发表于 2013-6-25 12:51:38

多谢回复。
假如我们的电路设计的不是很优化，能够达到的最大频率就是100MHz.
SRAM是用SRAM Generator产生的，应该轻松能够达到100MHz吧（请问是这样吗？）
而今天通常所说的DRAM，是DDR之类的东西吗？
DDR2-400能达到400MHz的总线速度，应该比我们的100MHz CPU都快了，请问我这种理解对吗？

ra3d · 发表于 2014-9-4 18:59:26

不懂，帮顶。。。

ralphtw · 发表于 2014-10-23 16:14:46

100Mhz , never heard so fast !

nguyenphucvy · 发表于 2017-10-5 16:33:11

thank a lot

[讨论] 请问如何估计DRAM和SRAM之间的bandwidth和latency

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2