在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4567|回复: 16

[转贴] 如何写好状态机

[复制链接]
发表于 2011-10-28 09:09:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有限状态机设置

Verilog HDL书稿解密.pdf

14.51 MB, 下载次数: 423 , 下载积分: 资产 -5 信元, 下载支出 5 信元

如何写好状态机.pdf

332.18 KB, 下载次数: 247 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2011-10-28 14:52:26 | 显示全部楼层
有没有创新啊!!!
发表于 2011-10-28 15:20:51 | 显示全部楼层
數位設計必要的技能啦
不看怎行
謝啦
发表于 2011-10-28 15:29:46 | 显示全部楼层
草,真贵,要这么多银元
发表于 2012-3-9 19:03:37 | 显示全部楼层
主要看状态机,有点用
发表于 2012-3-11 18:38:20 | 显示全部楼层
感谢,太贵了点!
发表于 2012-5-7 16:48:21 | 显示全部楼层
关于三段式状态机部分的那个图,我觉得存在两个问题。第一个问题是,输出只有下一状态决定,这样会增加设计需求的状态。第二个问题是,下一状态是由当前状态和输入的逻辑输出,你的输出又关联到下一状态,这样输出的逻辑延迟就包含了两部分了,你可以当前状态和输入一起决定下一状态的,这样就减少输出的延迟,提高状态机的速度。
发表于 2015-8-20 14:18:29 | 显示全部楼层
谢谢分享
发表于 2016-1-22 08:38:11 | 显示全部楼层
感谢楼主分享
发表于 2016-9-23 08:24:49 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 21:19 , Processed in 0.036933 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表