设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 解使用Verilog語言進行64點FFT變換
1234567下一页
返回列表 发新帖
楼主: z211010

[转贴] 解使用Verilog語言進行64點FFT變換

[复制链接]
gyp45
发表于 2013-5-29 08:22:26 | 显示全部楼层
回复 支持 反对

举报

gigidong
发表于 2013-5-29 19:03:52 | 显示全部楼层
很详细，讲的很好，没亲自测试，因为对我需要的没太大用。。
回复 支持 反对

举报

yesterdaym240
发表于 2013-5-29 21:55:10 | 显示全部楼层
下来看看
回复 支持 反对

举报

smallro
发表于 2013-5-30 11:02:55 | 显示全部楼层
可以综合吗？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jeer630
发表于 2013-6-16 13:06:10 | 显示全部楼层
正在学习这方面的资料，太感谢了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wzl540
发表于 2013-7-7 16:22:38 | 显示全部楼层
ganxie
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

saber159357
发表于 2013-7-10 16:09:10 | 显示全部楼层
先研究看看，谢谢了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

smfq1992
发表于 2013-8-4 20:23:13 | 显示全部楼层
多谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zsklong1111
发表于 2013-8-21 13:20:58 | 显示全部楼层
谢谢，下来kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

杰克剪刀
发表于 2013-9-11 02:10:25 | 显示全部楼层
感谢分享啊
回复 支持 反对

举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 23:55 , Processed in 0.029088 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表