在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 19026|回复: 30

[求助] 给ip pad和core供电的power,需不需要分别单独设电源环??

[复制链接]
发表于 2010-5-2 19:50:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
给io pad供电的是3.3v,core供电的是1.8v,请问需不需要设置一个3.3v的电源环和一个1.8v的电源环,以及地环。感觉电源环是需要的,地环呢??
发表于 2010-5-3 09:34:28 | 显示全部楼层
你的是wire-bond的design吧,我做过的是IOPAD和IOFILLER放好以后,内部结构有一个3.3V的电源地环的,不用专门设置。CORE看情况了,如果POWER GRID足够密,不要电源地strap环也是可以的,一般IORING上的P/G pin 本身就是一个电源地环。
发表于 2010-6-12 16:26:54 | 显示全部楼层
不用。pad里面有PG ring
发表于 2010-11-24 15:10:35 | 显示全部楼层
为什么给io pad供电和core供电的是不一样的呢?? 不懂,求解答
发表于 2010-11-25 13:59:53 | 显示全部楼层
回复 4# wu_xiaolin_110


    关于IO power 和core power 选择不同电压,这是一个long long story,我简单说一下(当然我肯定不是砖家,只是稍微了解一点而已)。作为一个兴趣听听就好。。
很久以前,其实也不怎么分IO 电压和core 电压,都用比较高的电位,比如说5V,但是随着万恶的摩尔定律,芯片上管子越来越多,管子尺寸越来越小,管子氧化层越来越薄。。。的时候,内部电压过高,导致的漏电流,和工作功耗指数提高。而且,氧化层的变薄,也导致管子不耐高压,所以,内部电路管子必须工作在更低的电压。除了功耗降低以外,更低的电压同时也带来更多好处,比如管子的速度更快了,想象一下,如果你从0转到1,只要从ground 充电到power,而power 越来越低,那么充电时间就减少。像45nm,32nm都用到0.8V了====
说到IO。 为什么还用比较高的电压,2.5,3.3 和5 V? 那是因为IO 面对的是外部信号,如果电压设置过低,那么抗干扰性能就很差,加上板子的走线这么多年来也没等比例缩小,所以还是保持的比较高电压。当然,也有些信号,比如说DDR信号,也是外部走板子的,这么多年就从2.5 一路降低到1.5了(DDR3),其主要原因就是为了速度,万恶的速度啊。 为了解决core 和IO 的电平不同,设计上,要用两种不同的供电,当然在每个IO和core 的信号接头处,还会有一个lvl(电平转化,又是我乱翻译的)完成电平过渡。而IO 和core 所用的管子,那也是不同滴~~~longlong story 啊。
发表于 2010-11-25 14:44:27 | 显示全部楼层
呵呵,热心的 liamnoell  ,真是太感谢你了,你的这个故事一下子解开了我的疑惑,谢谢了哈
发表于 2010-12-7 17:02:42 | 显示全部楼层
学习了,很好很强大
发表于 2010-12-9 23:18:59 | 显示全部楼层
明白了很多
发表于 2010-12-15 14:44:53 | 显示全部楼层
回复 5# liamnoell


    简单明了而不失趣味性,
发表于 2010-12-15 17:50:36 | 显示全部楼层
普通的数字 IO cell 都有 3 个 power pin  VDE VDD
VSS 或 4个 VDE,VDD, IO 和 core 的vss 分开, 用 IO filler 插在IO cell 中间, 就可以形成 power ring了。 具体的IP power 要看文档了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 04:44 , Processed in 0.040336 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表