有关于数字综合输出Verilog或者cdl网表必要性的疑问

LANJUNTAO

最近做PLL，其中数字模块如DSM等是由外协提供的。最后反馈回来的是他们综合出来的CDL网表，花了一番功夫对CDL网表转成schematic之后才进行了验证。

现在的疑问是，和旁边的询问一下之后发现他们输出综合是可以输出verilog的，直接import Verilog to schematic似乎甚至不用谢mapping文件（CDL需要），而且转换成schematic之后过LVS也是一样的，那么业界再做一步 v2CDL 的意义何在呢？

kwankwaner

定义下什么业界？