Hspice仿真环形振荡器电路，无法起振

来了了事

按别人论文（《一种施密特触发器型压控振荡器的设计与仿真》）里的结构和尺寸设置的，但是无法起振，求大神们指点。

来了了事

部分网表文件如下：
.include"e:/Hspicefolders/model/PTM/180nm_bulk.pm"
.options post=2 list
M1 N1 Vi P001 Vdd PMOS l=1u w=4u
M2 N002 N002 Vdd Vdd PMOS l=1u w=4u
M4 N1 N1 0 0 NMOS l=1u w=2u
M6 N006 N1 0 0 NMOS l=1u w=2u
R1 Vdd P001 10k
M5 N002 N1 0 0 NMOS l=1u w=2u
M3 N003 N002 Vdd Vdd PMOS l=1u w=4u
XXTG1 N003 Vdd N004 Ctrl1n OUT tg
XXTG2 N006 Vdd N004 OUT Ctrl1n tg
XXSMIT N004 Vdd N005 schmitt_trigger
C1 N004 0 10pf
XXAND N005 EN Vdd OUT and1
XXINV OUT Vdd Ctrl1n inv2
V1 Vdd 0 3.3
V2 Vi 0 1
V3 EN 0 1

yangleiqiang

为什么T7-T10 能改善输出波形？这个振荡器你试试加启动电路试试

WESHUO

个人想法：1.施密特部分，M2和M5的漏端点要接在M3，M6的栅端。2. 管子的尺寸选择要根据自己的电路参数进行修改，我这边修改的部分是偏置电流部分、形成正反馈环路的两个反相器的尺寸。

来了了事

WESHUO 发表于 2024-3-29 10:51
个人想法：1.施密特部分，M2和M5的漏端点要接在M3，M6的栅端。2. 管子的尺寸选择要根据自己的电路参数进行 ...

大佬是把偏置电流部分的M1以及输入控制电压Vi删去了吗，图看不太清楚。

WESHUO

来了了事 发表于 2024-3-29 13:38
大佬是把偏置电流部分的M1以及输入控制电压Vi删去了吗，图看不太清楚。

是的，我把M1以及输入电压Vin去掉。我之前弄错了，还以为M1是nmos，Vin是开关信号。我那个仿真结果是不同电源电压下的仿真，我搭完之后不能起振是因为工作点的问题，修改了正反馈反相器的尺寸。我现在还很菜，还在边看边学习，不用大佬这么叫我。

WESHUO

yangleiqiang 发表于 2024-3-29 10:05
为什么T7-T10 能改善输出波形？这个振荡器你试试加启动电路试试

你好，个人想法是两个反相器形成正反馈环路，可以快速使得输入快速翻转。因为振荡器我接触很少，如果这个振荡器要加启动电路，是要用什么样电路？接在哪个节点进去？

来了了事

WESHUO 发表于 2024-3-29 19:02
是的，我把M1以及输入电压Vin去掉。我之前弄错了，还以为M1是nmos，Vin是开关信号。我那个仿真结果是不同 ...

好的，一起学习，我像你一样去掉了M1，修改了那两个反相器的尺寸，还是没起振可以参考一下你设的尺寸吗，或者你是怎么计算出应该用多大宽长比的啊，（我真模拟小白，无奈做实验需要用到，还得多学习）。

WESHUO

来了了事 发表于 2024-3-29 20:33
好的，一起学习，我像你一样去掉了M1，修改了那两个反相器的尺寸，还是没起振可以参考一下你设的 ...

你把工作点结果发出来看看，网表也一起发出来吧。

来了了事

WESHUO 发表于 2024-3-29 20:46
你把工作点结果发出来看看，网表也一起发出来吧。

* E:\LTspice folders\pre_RO1.asc
.include"e:/Hspicefolders/model/PTM/180nm_bulk.pm"
.options post=2 list
*M1 N1 Vi P001 Vdd PMOS l=1u w=4u
M2 N002 N002 Vdd Vdd PMOS l=0.5u w=4u
M4 N1 N1 0 0 NMOS l=0.5u w=2u
M6 N006 N1 0 0 NMOS l=0.5u w=2u
R1 Vdd N1 10k
M5 N002 N1 0 0 NMOS l=0.5u w=2u
M3 N003 N002 Vdd Vdd PMOS l=0.5u w=4u
XXTG1 N003 Vdd N004 Ctrl1n OUT tg
XXTG2 N004 Vdd N006 OUT Ctrl1n tg
XXSMIT N004 Vdd N005 schmitt_trigger
C1 N004 0 10pf
XXAND N005 EN Vdd OUT and1
XXINV OUT Vdd Ctrl1n inv2
V1 Vdd 0 3.3
*V2 Vi 0 pwl(10P 0 100P 1)
V3 EN 0 1

* block symbol definitions
.subckt tg IN Vdd OUT Ctrln Ctrl
M1 OUT Ctrln IN Vdd PMOS l=0.5u w=2u
M2 IN Ctrl OUT 0 NMOS l=0.5u w=2u
.ends tg

.subckt schmitt_trigger IN Vdd Output

M2 N1 IN N1 N1 PMOS l=0.5u w=3u
M5 N1 IN N4 N4 NMOS l=0.5u w=3u
M4 N4 IN 0 0 NMOS l=0.5u w=3u
M3 0 N1 N1 Vdd PMOS l=0.5u w=3u
M6 N4 N1 Vdd 0 NMOS l=0.5u w=3u
M1 N1 IN Vdd Vdd PMOS l=0.5u w=3u
M7 N1 N001 Vdd Vdd PMOS l=0.5u w=16u
M8 N1 N001 0 0 NMOS l=0.5u w=8u
M9 N001 N1 Vdd Vdd PMOS l=0.5u w=16u
M10 N001 N1 0 0 NMOS l=0.5u w=8u
M11 Output N001 Vdd Vdd PMOS l=0.5u w=16u
M12 Output N001 0 0 NMOS l=0.5u w=8u

.ends schmitt_trigger

.subckt and1 A B Vdd OUT
XX1 A B Vdd N001 nand1
XX2 N001 Vdd OUT inv2
.ends and1

.subckt inv2 IN Vdd OUT
MP1 OUT IN Vdd Vdd PMOS l=0.5u w=4u
MN0 OUT IN 0 0 NMOS l=0.5u w=2u
.ends inv2

.subckt nand1 A B Vdd Out
MN1 Out A N001 N001 NMOS l=0.5u w=2u
MN2 N001 B 0 0 NMOS l=0.5u w=2u
MP1 Out A Vdd Vdd PMOS l=0.5u w=4u
MP2 Out B Vdd Vdd PMOS l=0.5u w=4u
.ends nand1


.tran 1p 20u

.end