AXI协议：收发数据顺序不同怎样解决？

JINNINE

这里的乱序指的是：

AXI4总线协议中，例如AXI_MASTER发送数据信号【D1 D2 D3】，传输后AXI_SLAVE返回的数据为【D2 D1 D3】（顺序不同）。如何保证主机向从机按INCR地址递增发送的数据，从机返回主机的数据仍然是这个顺序呢？求指教！！感激不尽！

yangyuf

ARID固定为0.
如果还是这样，就是BUS, slave有Bug.

可以看看On-Chip-Bus：https://ke.qq.com/course/2900266?tuin=64ce5e2a

JINNINE

yangyuf 发表于 2020-11-19 21:08
ARID固定为0.
如果还是这样，就是BUS, slave有Bug.

我可能没有表达清楚。。现在相当于是要对AXI协议中从机返回的具有相同id的数据做一个重排序，以便遵守协议中对于“具有给定AXI标识值的所有事务都必须保持有序”的规则。但是具体的实现方法我没有思路，请大佬指点指点！

asic_service

JINNINE 发表于 2020-11-20 14:17
我可能没有表达清楚。。现在相当于是要对AXI协议中从机返回的具有相同id的数据做一个重排序，以便遵守协 ...

系统中的每个AXI接口都要符合AXI协议。没有谁是例外的。没有谁需要给另一个“人”擦屁股。

如果你的DDR controller是个例外（可能某部分已经不是AXI接口），考虑添加sidebank signals来标志顺序。

可以见：https://zhuanlan.zhihu.com/p/299022498

JINNINE

asic_service 发表于 2020-11-21 05:36
系统中的每个AXI接口都要符合AXI协议。没有谁是例外的。没有谁需要给另一个“人”擦屁股。

如果你的DDR  ...

现在的情况是：从主机写入的地址和对应的数据，在经过从机的处理后返回时可能因为读取路径不同造成顺序的错位。比如以INCR地址为A1，A1+1，A1+2，对应地址写入的数据为D11，D12，D13，但在读取的时候可能会变成D13，D12，D11。请问这种问题您有什么解决思路吗？请大佬指教！

JINNINE

asic_service 发表于 2020-11-21 05:36
系统中的每个AXI接口都要符合AXI协议。没有谁是例外的。没有谁需要给另一个“人”擦屁股。

如果你的DDR  ...

关于您提到的利用sidebank signal来标记顺序，我想到的方法也是添加标志位。我在想是否可以对数据包不做改动，而是利用axi中的用户自定义信号来解决。但目前没有进展。所以可以麻烦您再详细点聊一下吗？谢谢！

JINNINE

已经解决了，用闲置的比特位标记顺序，过个buffer按顺序输出。谢谢大家！

IC.Michael

好奇想请教下，问题的根因是Slave设计的问题吗？导致相同ID没有保序返回。

JINNINE

IC.Michael 发表于 2020-11-24 23:25
好奇想请教下，问题的根因是Slave设计的问题吗？导致相同ID没有保序返回。

是的。详细来说： 由AXI的协议机制，INCR模式下读请求简单来说是发送首地址和地址长度，在slave里读取这些地址对应的数据。AXI slave在接收到master的读请求之后，会通过xbar先在cache里寻址，如果没有找到就需要到ddr里找。而第二个地址的数据在此之前被找到的话，就会先读取这个地址的信息，因此造成乱序。