综合DC出现问题

jjzzz · 发表于 2020-10-17 21:35:31

您需要登录才可以下载或查看，没有账号？注册

x

写了一个rtl代码，跑DC之前check_design发现出现了警告
warning：input port "clk" drives wired logic; the port direction may been specified incorrectly.
各位有了解的嘛？

Fantom_Ya · 发表于 2020-10-17 23:12:03

本帖最后由 Fantom_Ya 于 2020-10-17 23:14 编辑

还是贴一下代码吧……这没办法确定。可能是wire型的写到always里面了？或者写到等号左边的wire定义成输入了？

jjzzz · 发表于 2020-10-18 09:54:58

本帖最后由 jjzzz 于 2020-10-18 10:11 编辑

额额额额

[求助] 综合DC出现问题