对于FPGA设计者来说，练好这5项基本功，与用好相应的EDA工具是同一过程

Emmayi

，对应关系如下：


1. 仿真：Modelsim, Quartus II(Simulator Tool) riple


2. 综合：Quartus II (Compiler Tool, RTL Viewer, Technology Map Viewer, Chip Planner)


3. 时序：Quartus II (TimeQuest Timing Analyzer, Technology Map Viewer, Chip Planner)


4. 调试：Quartus II (SignalTap II Logic Analyzer, Virtual JTAG, Assignment Editor)


5. 验证：Modelsim, Quartus II(Test Bench Template Writer)


掌握hdl语言虽然不是FPGA设计的全部，但是HDL语言对FPGA设计的影响贯穿于整个FPGA设计流程中，与FPGA设计的5项基本功是相辅相成的。


对于FPGA设计者来说，用好“HDL语言的可综合子集”可以完成FPGA设计50%的工作——设计编码。


练好仿真、综合、时序分析这3项基本功，对于学习“HDL语言的可综合子集”有如下帮助：


1. 通过仿真，可以观察HDL语言在FPGA中的逻辑行为。


2. 通过综合，可以观察HDL语言在FPGA中的物理实现形式。


3. 通过时序分析，可以分析HDL语言在FPGA中的物理实现特性。


对于FPGA设计者来说，用好“HDL语言的验证子集”，可以完成FPGA设计另外50%的工作——调试验证。


1. 搭建验证环境，通过仿真的手段可以检验FPGA设计的正确性。riple


2. 全面的仿真验证可以减少FPGA硬件调试的工作量。


3. 把硬件调试与仿真验证方法结合起来，用调试解决仿真未验证的问题，用仿真保证已经解决的问题不在调试中再现，可以建立一个回归验证流程，有助于FPGA设计项目的维护。


FPGA设计者的这5项基本功不是孤立的，必须结合使用，才能完成一个完整的FPGA设计流程。反过来说，通过完成一个完整的设计流程，才能最有效地练习这5项基本功。


对这5项基本功有了初步认识，就可以逐个深入学习一些，然后把学到的知识再次用于完整的设计流程。如此反复，就可以逐步提高设计水平。采用这样的循序渐进、螺旋式上升的方法，只要通过培训入了门，就可以自学自练，自我提高。

fengjie0728

谢谢分享

durbin

great

lnbpzzx

感谢分享