跟06届师兄学数字IC/FPGA设计

asic_service

好不好，看疗效。
数字IC/FPGA设计入门：https://ke.qq.com/course/package/24207  (2期已经累计服务超100位小伙伴， 1/2课免费)
On-Chip-Bus精讲：https://ke.qq.com/course/2900266  (理解ddr, cache行为；认识AHB hready；AXI cmd outstanding, data out-of-order；Bus效率分析与提升；efficiency与latency的平衡，全覆盖)

---------------------------------------------------------------------------------------------------------------------------
数字IC/FPGA设计入门目录：
第一部分：数字电路原理：   
CMOS晶体管原理（试听）；基本电路单元原理；常用组合逻辑电路结构（MUX；加/减法器；乘法器；除法器）；SRAM结构与控制；   
第二部分：可综合verilog数字电路设计基础：   
数字前端设计流程与工具介绍；可综合Verilog语言；Verilog组合逻辑设计（MUX；译码器；加/减法器；乘法器；除法器）；时序逻辑设计（状态机设计）；generate使用；参数化IP设计介绍；基于Verilog的TestPattern编写；   
第三部分：数字电路仿真工具介绍：   
Modelsim仿真工具使用介绍；VCS仿真工具使用介绍；Debussy/Verdi调试工具介绍；nLint/Leda代码检查工具介绍；   
第四部分：跨时钟域电路设计：   
跨时钟域电路原理；基本同步电路结构；异步fifo设计与分析；   
第五部分：系统总线介绍：   
APB总线介绍；AHB总线介绍；AXI总线介绍；一个AXI Bus系统介绍（地址寻址与数据访问；   
第六部分：IP设计范例：   
仲裁器设计；AXI Master设计（支持多个command并发）；图像采集接口设计；图像高斯滤波器设计；   

------------------------------------------------------------------------------------------------------------------------------------------------------------   
第二章：数字芯片前端设计：   

第一部分：静态时序分析基础：   
cell library介绍与电路延时的计算方法；时钟树介绍；寄存器setup/hold介绍；静态时序分析基础介绍；   
第二部分：DC综合工具使用:   
DC综合流程；DC下SDC时序约束编写；TCL脚本语言简介；DC综合环境建立；DC综合脚本范例讲解；      
---------------------------------------------------------------------------------------------------------------------------

On-Chip-Bus精讲，目录如下：
1：DDR行为介绍
2：Cache行为介绍
3：On-Chip总线数据传输原理
4：APB总线介绍
5：AHB总线介绍
6：AXI总线介绍
7：AHB/AXI总线对比
8：Bus-Arbiter/Bus-Matrix/Bus-NOC介绍
9：AXI总线效率提升
10：其它片上总线




补充内容 (2020-9-4 11:26):
授课理念：
Verilog只是语言，表达的是“思想”(Architecture)。
懂汉语不一定能写出《背影》，《蛙》，或许都不能在报刊杂志发表。下面带你领略IC设计.

补充内容 (2020-10-17 07:15):
增加FPGA实战培训：视频编解码系统，720P视频输入，H264编码，码流传输，H. 264视频解码，720P视频显示。8周收费8880.00，专人支持。详询：siliconthink@126.com

补充内容 (2020-10-17 07:16):
FPGA实战：提供fpga开发板，vivado工程，整个系统的DCP网表与部分RTL code。
也可加数字IC前端设计交流群：877205676。

asic_service

质量好不好，看销量。已经有超100位小伙伴喜欢了。

asic_service

On-Chip-Bus刚刚推出3天，也得到19位小伙伴认可。

asic_service

On-Chip-Bus推出4天，销量稳步升高。

砍价活动将于8/19号结束，喜欢的请搞快。

asic_service

自己顶一下。

asic_service

好评

asic_service

继续好评

asic_service

课程很受欢迎。

asic_service

Verilog只是语言，表达的是“思想”（硬件俗称Architecture）。
就像你懂汉语，但是你能写出李白/杜莆那种激情豪迈的诗吗，能写出朱自清的《背影》吗，或是能做个文章在报刊杂志发表吗？
IC设计也是一样。
但是语言能教，思想很难教授。但是可以带你领略，带你欣赏。下面的课，就是以此为目标：带你领略数字IC前端设计的风景。

课程已经在某上市公司为新人做培训：

asic_service