EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP创芯大讲堂畅销课程原价购买赠信元
查看: 100|回复: 0

[原创] 基于VHDL的任意位宽或门设计

[复制链接]
发表于 2020-7-26 15:23:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
IC前端设计工作者在做项目时可能遇到对一个信号(信号位宽不定)的所有位作或处理,一般直接用 or 函数来解决,当信号的位宽较少时是可行的,当信号位宽达到几十时,未免显得麻烦,在此,提供一种在行为级上任意输入位宽或门的Vhdl描述。

Gor.7z

350.09 KB, 下载次数: 0 , 下载积分: 资产 -2 信元, 下载支出 2 信元

VHDL的任意位宽或门设计

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-13 21:57 , Processed in 0.063670 second(s), 14 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表