在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2989|回复: 4

[求助] 7nm或者5nm工艺节点的APR和40nm以上的后端在设计上需要有什么区别

[复制链接]
发表于 2020-7-3 14:37:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位大佬,7nm或者5nm,14nm工艺节点的APR后端 和40nm以上的后端在设计上需要有哪些注意的地方及区别嘛?
后端流程,PV, 还有top 设计有什么需要特别注意的嘛?
发表于 2020-7-3 15:09:12 | 显示全部楼层
14/16nm引入fingrid,memory摆放有特别的格点要求。还有double partening。
7/5nm double parttening的层更多些,还有cut metal的概念

pv变化不大,但在早期要指导顶层partition。partiton的时候模块边界会有特别要求。
发表于 2020-7-6 12:27:23 | 显示全部楼层
太多了。我的经验,首先确认hold time 和OCV 。
7nm 5nm的variation很大,先确定如何设置合理。
发表于 2021-5-28 11:02:10 | 显示全部楼层


gs207089 发表于 2020-7-3 15:09
14/16nm引入fingrid,memory摆放有特别的格点要求。还有double partening。
7/5nm double parttening的层更 ...


请教,partiton的时候模块边界会有特别要求?大概有那些比较重要的?
发表于 2021-5-28 11:04:31 | 显示全部楼层


papertiger 发表于 2020-7-6 12:27
太多了。我的经验,首先确认hold time 和OCV 。
7nm 5nm的variation很大,先确定如何设置合理。 ...


您好,hold time 和OCV您的意思没太懂,这些在STA的signoff文档上好像有要求的值,按照上面的值来设,您的意思是除此之外,还要自己处理什么吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 16:35 , Processed in 0.026953 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表