关于IO版图的DRC问题

17315768922 · 发表于 2020-7-2 20:39:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

第一次在版图中加入IO部分，用的是中芯国际smic180的管子，在drc中遇到了如下的问题，感觉是要大改的样子，所以想求教下各位大佬，有什么解决方法吗，很急，，求求了！！

17315768922 · 发表于 2020-7-2 21:27:53

顶一下，别沉啊

sanmuyang · 发表于 2020-7-3 08:53:23

ESD管是自己按规则画的吗？

tuohong · 发表于 2020-7-3 09:18:31

违背了DRC一般是要改的。
这工艺我没用过，但是我觉得第一条不应该只是在IO上的，你内部应该也有类似的情况出现，不知道为啥只针对IO。要是PDK里面有你就直接调吧，估计能过。
第二第三条一般也没办法，画模块的时候好多整体都没有呢，谁知道要连IO啊。要是没有大佬发话或者项目之前有积累的经验值，那就改吧。

不一样1 · 发表于 2020-7-3 09:43:58

io上的规则确实不一样，如果不是工艺厂的ip就一定要改

even810223 · 发表于 2020-7-3 14:19:01

还是直接问smic要IO gds吧

小海滩 · 发表于 2020-7-3 22:24:21

就是这样，我当时也是后来把IO加上去才发现这几类错误，只能慢慢改了。

IC_GUZZLE · 发表于 2020-7-4 09:41:53

加pad改间距什么的是最麻烦的，如果项目组同意，看看可不可以打DRC的不识别layer过了就算了哈哈哈哈哈

17315768922 · 发表于 2020-7-5 21:09:30

sanmuyang 发表于 2020-7-3 08:53
ESD管是自己按规则画的吗？

不是，所有的IO CELL都是直接在smic io库里调用的，里面自带了ESD

17315768922 · 发表于 2020-7-5 21:10:47

even810223 发表于 2020-7-3 14:19
还是直接问smic要IO gds吧

额，这就是smic库里的gds文件生成的io cell

[求助] 关于IO版图的DRC问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2