EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 245|回复: 4

[求助] tmax生成的pattern在vcs中仿真问题

[复制链接]
发表于 2020-6-30 00:30:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
请问怎么用tmax生成.v文件的testbench或者怎么用VCS仿真.stil文件
发表于 2020-6-30 16:54:12 | 显示全部楼层
比较新版的tmax,用下面的命令
write_testbench -input *.stil -output *stildpv
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-7-1 15:52:10 | 显示全部楼层


   
fftang 发表于 2020-6-30 16:54
比较新版的tmax,用下面的命令
write_testbench -input *.stil -output *stildpv


Executing 'stil2verilog'...
sh: xterm: command not found
这是结果,请问是因为tmax版本太低吗


回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-7-1 15:53:00 | 显示全部楼层


   
fftang 发表于 2020-6-30 16:54
比较新版的tmax,用下面的命令
write_testbench -input *.stil -output *stildpv


请问你的是哪一个版本呀

回复 支持 反对

使用道具 举报

发表于 前天 14:03 来自手机 | 显示全部楼层
write_pattern -stildpv
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-15 17:04 , Processed in 0.060792 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表