EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 1563|回复: 2

[求助] generated clock会继承source clock的各项属性吗

[复制链接]
发表于 2020-6-26 23:00:26 | 显示全部楼层 |阅读模式
100资产
本帖最后由 kaluote24 于 2020-6-26 23:08 编辑

对source clock设置了uncertAInty transition和ideal_network以及dont_touch_network等属性,generated clock会继承源时钟这些属性吗,还是说这些约束得另外对generated clock进行设置

 楼主| 发表于 2020-6-26 23:49:27 | 显示全部楼层
顶下求解
回复

使用道具 举报

发表于 2020-6-27 08:31:31 | 显示全部楼层
我了解到的信息. FPGA的工具应该不会这样.
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-15 15:21 , Processed in 0.051786 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表