EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1271|回复: 12

[讨论] 面试跟面试官争了起来

[复制链接]
发表于 2020-6-24 13:44:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
这几天去面试,结果遇到个笔试题,涉及到了阻塞和非阻塞的区别,自己也没怎么放心上,毕竟网上都有标准答案的。
后来想到自己在看verilog传奇这书的时候,里头提到最终的电路结构是没有区别的。
就将这句话写上去了,结果最后面试官一看这答案,就说难道你觉得没有区别的吗,电路的结构你RTL图你觉得是没有区别的吗?
那时候我回了一句,电路上面是没法实现阻塞结构的。综合后是都是并行的电路结构的。面试官一直摇头说我错了,后来我也不服,便争了一下
贴下书中原句。当初对这句话印象很深,加上作者是位高手,虽然已经离世了,但终究这书带我入的门。但一直保持着对这作者的尊敬。

图片贴不出来,直接上文字吧,一个字都没有改:
事实上,所谓“阻塞”在电路里是无法实现的。有哪个“大狮”能够告诉我这个后进:“阻塞赋值”在真实电路里的实现原理?其实,综合后所有的赋值都是“非阻塞赋值”。这个不是“忽略”,而是故意“偷梁换柱”了。初学者经常有“被愚弄”的感觉,可以说是罪大恶极,贻害万年。
虽然不应该过分追究语法,但是真是。。有点不爽。

这场面试的时候确实有点不开心的,无论是笔试还是面试,笔试题公司自己出的,结果说我没理解好题目的意图,确定公司出的题目本身严谨?
比如说写个ram 的仿真测试代码,有读写指针。那时候我写的是检测读入和写出数据是否匹配。结果面试官 说这道题是让你考虑读空和满的情况。我当场就
惊了,你直接题目这样表达说要求验证空满情况不行么?面试官说这样能更好考核以后对产品需求的理解力。我。。。
比如两个寄存器,A比b要时钟满10ns,求时序问题。那时候我理解异步时钟出现相位延迟,,后来面试官说不是,我追问了一下,那应是怎么理解。面试官就左右言它,问了两次都没回复。

其实自己面试的时候,确实是不喜欢那些模棱的问题或者百度一搜索就能找到答案的问题,比如进制转换,这是基本功自己也清楚,但我还真没工作中见到谁手写进制转换的,calc不更快?
上来吐下槽,不敬之处,望请见谅。


[url=]Top[/url]
[url=]Bottom[/url]

发表于 2020-6-24 14:18:51 | 显示全部楼层
此帖仅作者可见

使用道具 举报

发表于 2020-6-24 14:51:08 | 显示全部楼层
此帖仅作者可见

使用道具 举报

发表于 2020-6-24 15:40:04 | 显示全部楼层
此帖仅作者可见

使用道具 举报

发表于 2020-6-24 20:04:35 | 显示全部楼层
此帖仅作者可见

使用道具 举报

发表于 2020-6-25 00:31:46 | 显示全部楼层
此帖仅作者可见

使用道具 举报

 楼主| 发表于 2020-6-25 11:12:12 | 显示全部楼层
此帖仅作者可见

使用道具 举报

发表于 2020-6-25 20:51:12 | 显示全部楼层
此帖仅作者可见

使用道具 举报

发表于 2020-6-26 11:45:39 | 显示全部楼层
此帖仅作者可见

使用道具 举报

发表于 2020-6-26 19:21:44 | 显示全部楼层
此帖仅作者可见

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-10 01:37 , Processed in 0.065309 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表