在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3464|回复: 7

[求助] 求助关于SMIC180nm EEPROM工艺的HVPMOS的DNW问题

[复制链接]
发表于 2019-4-21 16:33:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟我最近用SMIC180nm EEPROM工艺画图,调用HVPMOS后总是出现关于DNW的DRC报错。报错和layout如下。我按照设计规则在DNW外加了一圈PW也没有消除错误。还请各位前辈多多指点。最后我还有一个问题是关于guard ring和衬底的问题,当我调用HVPMOS的时候是自带衬底和guard ring的,那么应该如何处理它们之间的位置关系?

DRC报错

DRC报错

Layout

Layout
 楼主| 发表于 2019-4-21 17:32:55 | 显示全部楼层
毕设进度就被卡在这里了
发表于 2019-4-22 09:38:31 | 显示全部楼层
主要还是几个阱电位的问题,我觉得你没有把device的剖面结构弄懂
发表于 2019-4-22 11:02:45 | 显示全部楼层
你把你的N+ guard ring 画成一个环形的就解决了
 楼主| 发表于 2019-4-22 19:06:02 | 显示全部楼层


firewolf223 发表于 2019-4-22 09:38
主要还是几个阱电位的问题,我觉得你没有把device的剖面结构弄懂


谢谢,我再好好看看书
 楼主| 发表于 2019-4-22 19:08:02 | 显示全部楼层


yiweikun 发表于 2019-4-22 11:02
你把你的N+ guard ring 画成一个环形的就解决了


我图中的外环是就是N+guard ring 呀
发表于 2019-4-23 09:06:21 | 显示全部楼层


SuperLYL 发表于 2019-4-22 19:08
我图中的外环是就是N+guard ring 呀


你是HVPMOS,你PMOS的体电位B应该是N+的吧?那你N+的为啥是最外圈呢?你得把你的电位画成环形的,这个是深N阱工艺
 楼主| 发表于 2019-5-4 10:37:32 | 显示全部楼层


yiweikun 发表于 2019-4-23 09:06
你是HVPMOS,你PMOS的体电位B应该是N+的吧?那你N+的为啥是最外圈呢?你得把你的电位画成环形的,这个是 ...


谢谢前辈,按您说的解决了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 10:28 , Processed in 0.032482 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表