MIPI DPHY 的verilog 行为级模型设计（总线冲突的处理）

wuzl423 · 发表于 2019-3-25 16:19:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，群里有人做过MIPI DPHY的verilog 行为级仿真模型吗？请教一个问题。
MIPI 在LP模式下存在总线竞争的情况，就是TX和RX同时都在驱动总线，然后需要进行冲突检测（我看了spec理解大概是这个意思吧）。这个情况模拟仿真是没有问题的，但如果要做verilog行为级模型, 使用verilog 语法该怎么模拟这种情况呢？有这方面经验的朋友说个大概思路就行，感谢帮助哦

chenfengrugao · 发表于 2019-4-1 08:38:25

本帖最后由 chenfengrugao 于 2019-4-1 08:39 编辑

MIPI LPTX，冲突就是你想把d0p、d0n驱动成1或0，而实际总线上是0或1。就是说发送和接收都在驱动总线，却驱动的值不同。在数字电路看来冲突时总线上是X。

所以你可以通过 if(drv_d0p_val !== real_d0p_val || drv_d0n_val !== real_d0n_val)的方法来检测。也可以用if($isunknown(real_d0p_val) || $isunknown(real_d0n_val))来判断

h9f3 · 发表于 2023-6-23 13:58:43

chenfengrugao 发表于 2019-4-1 08:38
MIPI LPTX，冲突就是你想把d0p、d0n驱动成1或0，而实际总线上是0或1。就是说发送和接收都在驱动总线，却驱 ...

Thanks!

h9f3 · 发表于 2023-6-23 14:00:24

如果你需要任何验证，请随时联系我们。我们很高兴为你免费提供一个测试环境和验证。

jjm_997 · 发表于 2023-7-20 18:49:00

谢谢分享

simpleplan · 发表于 2023-7-31 18:50:24

感谢分享

jjm_997 · 发表于 2023-8-28 11:33:06

谢谢分享

[求助] MIPI DPHY 的verilog 行为级模型设计（总线冲突的处理）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2