DC中clock transition clock latency和 uncertainty怎么确定

494693243 · 发表于 2018-6-21 17:41:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 494693243 于 2018-6-22 16:09 编辑

1. 在pre-layout 阶段， clock uncertainty = skew + jitter + margin其中jitter 可以由PLL 或DLL 文档中找到， margin 是后端要求的，那么skew 应该怎么确定？或者说在什么资料中有说明？2. 另外clock transition的值怎么确定？
3. clock latency的值怎么确定？

syf1088 · 发表于 2018-7-3 18:50:15

For UMC28:
clock tranistion 0.2ns
clock uncetainty 30% of clock period
pre-layout阶段全部只要设置uncertinty，个人认为不必搞的麻烦

[求助] DC中clock transition clock latency和 uncertainty怎么确定

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2