在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2515|回复: 5

[求助] 数模混合版图过LVS,网表的细节处理上

[复制链接]
发表于 2018-3-30 16:25:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 wx148520 于 2018-3-30 16:31 编辑

数模混合的电路网已经提取出来,数字网表也已经INCLUDE进去,但是网表power定义出了问题,网表将一些子模块的VDD定义成整个TOP的power,请问怎么处理
书.PNG
 楼主| 发表于 2018-3-30 16:26:52 | 显示全部楼层
回复 1# wx148520


    书.PNG
发表于 2023-11-17 15:39:54 | 显示全部楼层
也遇到了类似的问题,请问解决了嘛
发表于 2024-4-24 10:23:08 | 显示全部楼层
也遇到了类似的问题,网表里是global VCC 和 GND
发表于 2024-4-24 14:20:06 | 显示全部楼层
我这边的操作一般是删掉donet生成的SPI网表末尾的global定义。
发表于 2024-4-27 20:27:33 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 16:18 , Processed in 0.025810 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表