返回列表 发帖

[求助] 我怎么理解不了,我觉得有问题,关于建立时间,保持时间

[求助] 我怎么理解不了,我觉得有问题,关于建立时间,保持时间

捕获.PNG
2017-9-12 21:18

博客上看到的,他说第一个是建立时间不满足,第二个是保持时间不满足,但是我觉得相反。
为什么这么难理解,我怎么也理解不了,它到底复杂到哪里了。

捕获.PNG
2017-9-12 21:24

TOP

第一幅图,CLKB上升沿到来的时候,数据够稳定了吧,都稳定了那么长时间了。但是可能保持时间不够,因为数值很快变了。
第二幅图,CLKB上升沿到来得时候,建立时间可能不够,但保持时间够长了吧。

下面我从本质上讲一下。所谓建立保持,无非就是在上升沿到来的时候,这个上升沿的左右都有一段稳定的数据。显然,第一幅图,左边不满足稳定,第二幅图,右边不满足稳定。

所以,到底是怎么回事,谁能告诉我。我现在是火冒三丈,实在无非理解愚蠢的建立时间和保持时间。

TOP

欢迎大家踊跃讨论。我觉得弄清楚我贴的两幅简单的图形就是最基本的工作,网上的讲解,怎么说呢,技术性太强,不容易理解。
我贴的两幅图,麻雀虽小,五脏俱全,需要细细的研究,它到底是怎么回事,我相信我的提问是具有代表性的,是值得讨论的。

TOP

目前我有了个大致的猜想,但是没有丝毫的科学依据,我不便说出来,大神给我指条明路吧。

TOP

我感觉楼主是对的啊

TOP

说说我的猜想,直觉,纯粹是直觉。顺便抢救一下我的帖子。
关于建立时间,保持时间,假如我是对的(老实说我没有信心),我习惯于屈服与权威。假如我对了,就像我在上面说的那样。


假如人家博客博主说的是对的,我觉得可能性较大。我只好大概猜测,有可能蒙对,但是我没有理论支持。
我的解释如下:时钟上升沿与数据跳变沿与建立时间与保持时间.

时钟上升沿与数据跳变沿的关系是就近比较的关系。要看建立时间,时钟上升沿-数据跳变沿,要看保持时间,数据跳变沿-时钟上升沿。
假如这样解释的话,博主的话就是对的。

TOP

回复 6# renfz


    首先谢谢您的回答,让我非常感动,尤其您又是支持我的人。

TOP

回复 6# renfz

谢谢您的回答,您说的太对了。这个电路我只能定性的分析一下,要是定量的话我感觉很吃力,假如二者的时钟频率相差很大,几十倍的关系。电路就会非常清楚。
几十倍的关系下,这里慢的时钟是不会捕捉到快的时钟的。但是二者相近的话,我不好说,假如是0.8倍的关系,就尴尬了,谁捉谁?
下面我只说快的,几十倍的。假如蓝的快红的几十倍,signal_a会捕捉到慢时钟。假如红的快蓝的几十倍,o_plus_b会捕捉到慢时钟,非常清楚。
现在的问题就是0.8倍的关系,我总是问题看得不细,分析的不全面,只能大致的定性说一说。

TOP

第一幅图,clkb要采数的时候,你的valid还没有送到,所以是建立时间不满足;
第二幅图,clkb要采上一拍的数据,但你的新数据这么快的就送来了,把旧数据冲掉了,所以是保持时间不够。
海阔天空,漠大无边

TOP

返回列表

站长推荐 关闭


音频系统、USB TYPE-C、智能手机、移动电源、SSD 参考设计汇总(免信元)

太多参考设计,原理图了,都是精品!(免信元下载)


查看