在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3244|回复: 3

[求助] 求各位大神指点,芯片latch up测试出现的诡异现象

[复制链接]
发表于 2017-7-22 13:24:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
前几天作了芯片的latch up车规测试,I/O PIN -200mA测试时测试报告显示正常没问题的,但是几乎所有I/O PIN post_trigger current的电源电流Idd竟然都比pre_trigger的电流值小10mA左右,但是拿回来芯片FT测试时发现上电静态电流比测试前的大6mA,且DCDC的输出default电压值发生了改变,芯片I2C也通信不了,求大神指点方向呀
 楼主| 发表于 2017-7-23 15:35:06 | 显示全部楼层
先自己顶一下,不要沉下去了
发表于 2017-8-19 15:50:39 | 显示全部楼层
这个应该就是失效了啊
报告只是根据端口特性判断是否失效

而你芯片功能的是否存在,也是一个失效的判断标准啊。
发表于 2017-8-19 17:16:59 | 显示全部楼层




    latch Up 标准是 -250ma 怎会是 200ma??
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 10:21 , Processed in 0.022605 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表