[book] Low Power Interconnect Design

netshell

Low Power Interconnect Design

Low Power Interconnect Design.pdf (4.82 MB, 下载次数: 160 )

2016-11-21 19:11 上传

点击文件名下载附件

by Sandeep Saini

The LNM Institute of Information Technology

Jaipur, Rajasthan, India

Contents

Part I Basics of Interconnect Design

1 Introduction to Interconnects. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

1.1 Design Flows for DSM ASICs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

1.2 NTRS 1997 Predictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

1.3 Interconnect Design Criteria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.3.1 Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.3.2 Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

1.3.3 Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

1.3.4 Physical Area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.4 Interconnect Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.4.1 Resistance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.4.2 Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

1.4.3 Inductance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

1.5 Interconnect Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

1.5.1 Single Interconnect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.5.2 Ideal Wire Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.5.3 Parallel Coupled Interconnects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

1.5.4 Elmore Delay Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

1.5.5 Improved Elmore Delay Model. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

1.6 Design Methodologies for Interconnect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

1.6.1 Constructing an Interconnect Tree. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

1.6.2 Wire Sizing, Shaping, and Spacing . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

1.6.3 Repeater Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

1.6.4 Shielding Techniques. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

1.6.5 Net-Ordering and Wire Swizzling . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

1.7 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

2 CMOS Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

2.1 Types of CMOS Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

2.1.1 Non-inverting Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

2.1.2 Inverting Buffer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

2.1.3 Tri-state Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

2.2 CMOS Inverter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.2.1 Switching Threshold of CMOS Inverter . . . . . . . . . . . . . . . . . . . . . 38

2.2.2 Noise Margins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.3 Propagation Delay of Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2.3.1 The Transient Response . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

2.3.2 Linear Delay Model (LDM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

2.3.3 How to Reduce Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

2.4 Power Consumption in CMOS Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

2.4.1 Dynamic Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

2.4.2 Dissipation Due to Direct-Path Currents . . . . . . . . . . . . . . . . . . . . . 49

2.4.3 Static Consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.4.4 Total Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

2.4.5 Power Delay Product . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

2.4.6 Energy Delay Product . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

2.5 Advances in CMOS Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

2.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Part II Buffer and Schmidt Trigger Insertion Techniques

for Low Power Interconnect Design

3 Buffer Insertion as a Solution to Interconnect Issues . . . . . . . . . . . . . . . . . . . . 57

3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.2 Repeater/Buffer Insertion Process: An Overview . . . . . . . . . . . . . . . . . . . . 59

3.3 Propagation Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.4 Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

3.4.1 Short-Circuit Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

3.4.2 Dynamic Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

3.4.3 Total Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

3.5 Area of the Repeater System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

3.6 Design Criteria for Interconnect Within a Repeater System . . . . . . . . . 69

3.6.1 Constrained Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

3.6.2 Unconstrained Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

3.7 Application of Interconnect Design Methodology . . . . . . . . . . . . . . . . . . . 72

3.8 Need for a Better Approach . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

4 Schmidt Trigger Approach. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

4.2 Schmidt Trigger. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

4.2.1 Hysteresis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

4.3 Classical Implementation of Schmidt Trigger  . . . . . . . . . . . . . . . . . . . . . . . . 76

4.3.1 Transistor Schmidt Triggers  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

4.3.2 Op-amp Implementations  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

4.3.3 Hysteresis in Schmidt Trigger  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

4.4 CMOS Schmidt Trigger  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

4.4.1 Low Voltage Schmidt Trigger  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

4.5 Schmidt Trigger as an Alternate to Buffer Insertion  . . . . . . . . . . . . . . . . . 87

4.6 Comparison Results  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

4.6.1 Types of Interconnects  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

4.7 Effect of Buffer Insertion on Delay, Noise and Power Reduction  . . . 93

4.7.1 Delay Reduction Using Buffer Insertion  . . . . . . . . . . . . . . . . . . . . . 94

4.7.2 Noise and Power Reduction Using Buffer Insertion  . . . . . . . . . 96

4.8 Effect of Proposed Schmidt Trigger Approach on Delay,

Noise and Power Reduction in Linear Interconnects  . . . . . . . . . . . . . . . . 100

4.8.1 Delay Reductions with Schmidt Trigger Approach . . . . . . . . . . 100

4.8.2 Noise and Power Reduction with Schmidt

Trigger Approach . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

4.9 Replacement of Buffers in Buses  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

4.9.1 Signal Propagation in Buses  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

4.9.2 Comparison with Existing Bus Coding Technique  . . . . . . . . . . 108

4.10 Conclusion  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

References  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

Part III Bus Coding Techniques for Low Power

Interconnect Design

5 Bus Coding Techniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

5.1 Low Power Bus Design to Reduce Crosstalk Delay  . . . . . . . . . . . . . . . . . 115

5.2 Recent Work on Bus-Coding  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

5.3 Generic Bus Encoding Framework  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

5.4 Transition Probability Based Low Power Bus Coding  . . . . . . . . . . . . . . . 120

5.4.1 Definitions and Related Work  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

5.4.2 Proposed Minimum Power Model  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

5.4.3 Proposed Minimum Delay Model  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

5.5 Conditionally Coded Blocks Based Bus Coding  . . . . . . . . . . . . . . . . . . . . 128

5.5.1 Canonic Sign Digit  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

5.5.2 Binary Coded Canonic Sign Digit  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

5.5.3 State-of-the-Art Conditionally Coded Blocks Method  . . . . . . 129

5.5.4 Explanation with an Example  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

5.5.5 Illustration of the CCB  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.5.6 Properties of CCB  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.5.7 Results  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

5.5.8 Conclusions  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

5.6 Sign Extension Base Method Coding Technique

to Reduce Power  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

5.6.1 Introduction  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

5.6.2 Proposed SEM Coding Technique  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

5.6.3 Properties of SEM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

5.6.4 Illustration of the SEM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

5.6.5 Simulation Results  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

5.6.6 Conclusions  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

5.7 XOR, XNOR Based Encoding Scheme  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.7.1 Encoding Scheme  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.7.2 Decoding Scheme  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

5.7.3 Results  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.7.4 Applications  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.7.5 Conclusion  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

5.8 Quadro Coding Technique to Reduce Self-Transitions  . . . . . . . . . . . . . 145

5.8.1 Quadro Coding Technique  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

5.8.2 Encoding Scheme  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

5.8.3 Decoding Scheme  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

5.8.4 Simulations and Results  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

5.9 Conclusion  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

References  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

固执的寻觅

good book!

lhyi

thanks

固执的寻觅

回复 3# lhyi


   link is important.

Ryggeor

thnx!

netshell

回复 5# Ryggeor


   你下载了吗？

andy2000a

Low Power Interconnect Design








by Sandeep Saini
The LNM Institute of Information Te ...
netshell 发表于 2016-11-21 19:14

                               
登录/注册后可看大图

    thank you

固执的寻觅

回复 7# andy2000a


   thnksd

leewg

下载了, 感谢!!!!!

bandwidth

thank  you!