EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › spectreverilog 仿真报错


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

查看: 3042|回复: 0

[求助] spectreverilog 仿真报错

[复制链接]

wsp2011

发表于 2016-10-27 10:10:22 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

电路图：

报错提示：

textfixture.verimix文件：

为在做一个数模混合仿真，似乎testfixture.verimix文件有问题，图2提示错误：Identitifier（io_cdsNet9）not decleared ！
就是软件生成的netlist 和input.scs 还有testfixture.template 文件中少了一些IO端口定义！哪位大侠遇见过这种情况，请指教！谢谢

电路图, 软件

[求助] spectreverilog 仿真报错

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3