设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › spectreverilog 仿真报错

发新帖

查看: 3877|回复: 0

[求助] spectreverilog 仿真报错

发表于 2016-10-27 10:10:22 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

电路图：

报错提示：

textfixture.verimix文件：

为在做一个数模混合仿真，似乎testfixture.verimix文件有问题，图2提示错误：Identitifier（io_cdsNet9）not decleared ！
就是软件生成的netlist 和input.scs 还有testfixture.template 文件中少了一些IO端口定义！哪位大侠遇见过这种情况，请指教！谢谢

电路图, 软件

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-15 10:49 , Processed in 0.019517 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表