EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 731|回复: 2

[求助] 在顶层文件中使用宏开关的疑问

[复制链接]
发表于 2016-9-27 11:14:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
顶层文件中能否像C一样使用头文件的宏变量控制子模块,修改*.h头文件中宏变量的值可以改变ISE编译内容,就是说两个版本的代码放在一个顶层文件中,通过修改头文件重新编译prj生成不同版本的程序。
发表于 2016-9-27 20:19:29 | 显示全部楼层
可以,如果是用verilog的话使用generate语句。
回复 支持 反对

使用道具 举报

发表于 2019-3-27 15:44:36 | 显示全部楼层
可以。
1,用条件编译语句。
ifdefine

2.用generate if语句
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-16 02:32 , Processed in 0.075124 second(s), 10 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表