LDO 设计出现奇怪的问题

df542342 · 发表于 2016-9-19 14:08:49

回复 9# wang439876604

因为，Vref2环路虽然上拉能力很强，但是下拉能力很弱。所以，拿Vref2环路的下拉能力和Vref1环路的上拉能力去比较，当然是Vref1环路起作用。

feier0251 · 发表于 2016-9-19 14:09:46

应该还有一个上电时序问题，正常上电时，应该弱反馈环先建立，让M2进入截止区，阻值了强反馈环的建立过程。
niton 发表于 2016-9-19 11:10

登录/注册后可看大图

赞同，很可能是这样。但是如何控制强反馈环先起作用？强行设置Ref1<Ref2？

feier0251 · 发表于 2016-9-19 14:12:57

回复 21# df542342

感觉进入Vref2的下拉死区就回不来了，所以设计有缺陷。而且很容易进入死区，如果有反馈机制能再拉回正常工作范围就可以了。

jesseyu · 发表于 2016-9-21 16:18:11

假设现在REF1=REF2，下一刻REF1升高，上面的那个Opamp想：output不够高啊，咋办，赶快拉电流提高，于是output提高咯。下面那个opamp看到output升高咯，想:咋output那么高啊，不能给电流咯，赶快关管子。于是下面那个LDO就不工作咯。问题的关键在于用咯两个opamp来分别控制两个管子，应该只用一个管子作为powerfet.

afujian · 发表于 2016-9-22 09:18:38

同时用两个LDO的目的是啥？

honkerliu · 发表于 2019-4-3 15:44:40

够奇葩的，为啥同时开

dioporco · 发表于 2019-6-16 19:41:31

interesting

dioporco · 发表于 2019-6-16 19:43:28

more useful specifications

rogersyoung1104 · 发表于 2019-6-17 07:40:19

相当于俩电压源要并联，不太理解这种结构。REF1>REF2, LDO1输出电压高，电流从高压流向低压，所以M1电流流出啊；LDO2反馈回路会拉着OPA输出高到关断M2（下次画opamp最好标上极性，好习惯）

[求助] LDO 设计出现奇怪的问题

站长推荐 /2