设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SNUG2006paper: VMMing a SystemVerilog Testbench by E ...

1 2 3 456 7 8 9 10 / 10 页下一页

发新帖

楼主: icnova

SNUG2006paper: VMMing a SystemVerilog Testbench by Example

发表于 2008-7-20 10:26:14 | 显示全部楼层

好东西！！！

谢谢楼主分享！！！

回复支持反对

发表于 2008-8-4 05:20:19 | 显示全部楼层

謝謝大大的分享~~~

回复支持反对

发表于 2008-8-4 09:51:05 | 显示全部楼层

3q

回复支持反对

发表于 2008-9-30 14:18:15 | 显示全部楼层

非常非常感谢啊~~~~~~~~~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-10-1 22:37:49 | 显示全部楼层

這個好啊！資訊可以拿來參考。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-10-5 17:12:53 | 显示全部楼层

這堆真是好書，真是棒啊！實在是太感謝大大的分享了。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-10-5 18:16:13 | 显示全部楼层

好

test bench似乎是必備的知識，感謝分享好用的資料！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-10-7 13:56:45 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-10-8 09:09:29 | 显示全部楼层

very good

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-10-14 16:38:26 | 显示全部楼层

老是没钱了中

回复支持反对

1 2 3 456 7 8 9 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-26 22:06 , Processed in 0.028682 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表