在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: mlch1992

[资料] 基于Quartus II的数字系统Verilog HDL设计实例详解

[复制链接]
发表于 2015-4-1 16:14:06 | 显示全部楼层
看看,有点贵啊
发表于 2015-4-1 17:06:28 | 显示全部楼层
基于Quartus II的数字系统Verilog HDL设计实例详解.part4.rar (9.08 MB)

基于Quartus II的数字系统Verilog HDL设计实例详解.part3.rar (10 MB)
下载次数:724
2014-4-14 22:26
下载需要消耗: 4 信元,如果是重复下载只需消耗: 1信元

基于Quartus II的数字系统Verilog HDL设计实例详解.part2.rar (10 MB)

基于Quartus II的数字系统Verilog HDL设计实例详解.part1.rar (10 MB)
发表于 2015-4-1 20:21:27 | 显示全部楼层
good!
发表于 2015-4-10 13:52:35 | 显示全部楼层
多谢多谢!
发表于 2015-4-23 16:14:18 | 显示全部楼层
解压出错呢,楼主能发个别的下载方式吗,比如百度网盘
发表于 2015-4-27 22:21:06 | 显示全部楼层
为什么文件损坏不能解压?楼主能再分享一次吗
发表于 2016-8-2 17:28:14 | 显示全部楼层
回复 1# mlch1992


   比较实用,谢谢
发表于 2019-4-22 21:18:22 | 显示全部楼层
THANKS!!
发表于 2019-4-24 21:57:31 | 显示全部楼层
谢谢共享,辛苦了
发表于 2019-7-5 16:48:27 | 显示全部楼层
高級貨 感恩
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 02:26 , Processed in 0.026940 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表