设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx fpga 设计中的跨时钟域问题

123 4 / 4 页下一页

发新帖

楼主: wice3

xilinx fpga 设计中的跨时钟域问题

发表于 2008-1-12 08:27:31 | 显示全部楼层

thanks

回复支持反对

发表于 2008-3-6 09:46:36 | 显示全部楼层

That's good.

回复支持反对

发表于 2008-3-8 03:20:03 | 显示全部楼层

多谢了

回复支持反对

发表于 2008-7-18 07:30:15 | 显示全部楼层

的确，题目挺好的，刚看了内容，也给了些提示

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-7-18 09:08:37 | 显示全部楼层

hao dong xi a !

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-9-22 21:53:06 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-10-19 01:28:23 | 显示全部楼层

多谢了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-5-8 16:16:59 | 显示全部楼层

这个问题解决的吧

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-8-14 11:34:32 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

kakashi2010 kakashi2010 当前离线积分 167 头像被屏蔽	发表于 2009-8-22 19:19:04 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
kakashi2010 kakashi2010 当前离线积分 167 头像被屏蔽
	回复支持反对举报

123 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-27 05:57 , Processed in 0.032357 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表