在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 陈涛

[原创] 20nm工艺下后端设计的一些特点

[复制链接]
发表于 2012-2-22 22:04:21 | 显示全部楼层
牛人,佩服!
发表于 2012-2-23 09:35:28 | 显示全部楼层
回复 1# 陈涛


    受教了哦!!!!以后也要研究20nm的,看来难度太大了。
发表于 2012-2-23 09:44:43 | 显示全部楼层
昨天花了半天的时间拜读了斑竹的部落格 受益匪浅~~~
 楼主| 发表于 2012-2-23 13:27:26 | 显示全部楼层
过奖了,那些不过是我在论坛里发帖的备份而已。
发表于 2012-2-23 17:07:43 | 显示全部楼层
好远啊
发表于 2012-3-7 22:08:12 | 显示全部楼层
听cadence数字实现部门的研发副总裁说,在tsmc 20nm节点上,他们比 synopsys 要领先半年到一年。可能合作得比较早吧,感觉EDA厂商和foundry的关系也很复杂啊。
 楼主| 发表于 2012-3-7 22:28:34 | 显示全部楼层
synopsys说它成功地正式发行了第一套用于20nm的ICC

别信EDA公司的自吹自擂,他们哪家都好不到哪里去。
发表于 2012-5-10 17:59:49 | 显示全部楼层
回复 1# 陈涛


    顶,好贴,没想到这么大差别
发表于 2012-5-11 09:17:38 | 显示全部楼层
Cadence 总部就在我家门口,上次开迷路了,转到一个路边停车场里面准备掉头,抬头一看,楼上写着红色的Cadence


发表于 2012-5-11 17:24:36 | 显示全部楼层
还没接触过20nm的设计,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-17 04:19 , Processed in 0.026782 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表