在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9490|回复: 19

[求助] 请问delta-sigma ADC内部DAC的参考电压是如何取的?

[复制链接]
发表于 2011-3-11 22:15:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
internalDAC_vref.jpg

          上图所示是截取了一级积分器,请问Vrefp, Vrefn在在实际建模和设计电路时该如何定呢? 它们的取值如何影响电路性能呢?一直很困惑,请高手指点~~
发表于 2011-3-11 23:57:29 | 显示全部楼层
hahahahaah
发表于 2011-3-12 00:14:47 | 显示全部楼层
对于单Bit量化的SD调制器来说,就可以使Vrefp+Vrefn=2Vcmn. 如:Vrefp=2.6v,Vrefn=0v,Vcmn=1.3v。这样,matlab建模时+Delta/2=1.3,-Delta/2=-1.3即可。
 楼主| 发表于 2011-3-12 00:32:19 | 显示全部楼层
回复 3# stoneclizs


   要考虑运放的output range 吧~
发表于 2011-3-12 04:40:13 | 显示全部楼层
回复 3# stoneclizs


  同意观点
 楼主| 发表于 2011-3-12 10:31:02 | 显示全部楼层
回复 3# stoneclizs


   谢谢您的回答,但是我还有个疑问:在Delta-sigma Data Converters theory, design and simulation这本书的11.5.1节,作者讲到,即使是1bit的feedback DAC也会引入非线性,增加噪声和运放的负载,那么在实际设计中我该如何仿真,来确定由于Vref的非理想因素(如二次谐波,负载)等是在spec允许的范围呢?~~
 楼主| 发表于 2011-3-12 10:38:08 | 显示全部楼层
回复 3# stoneclizs


   或者不按您说的那样取,Vrefp, Vrefn取得不对称,会带来哪些效应,不知有没有论文讨论过呢,请您指点。
发表于 2014-6-29 18:57:08 | 显示全部楼层
read book !
发表于 2014-6-30 22:29:30 | 显示全部楼层
回复 7# kuaiyu
轻微的不对称会增加噪底
发表于 2014-7-11 16:00:52 | 显示全部楼层
同问,等待大牛
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 20:57 , Processed in 0.030965 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表