设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › altera verilog hdl encoding style 2007

12 / 2 页

发新帖

楼主: keenboyee

altera verilog hdl encoding style 2007

发表于 2008-9-22 14:22:54 | 显示全部楼层

最近发现英文版的资料挺多的

回复支持反对

发表于 2009-1-12 11:04:56 | 显示全部楼层

内容
NAME CONVENTION
BASIC CODING PRACTICE
CLOCK AND RESETS RULE
DESIGN FOR SYNTHESIS
BASIC PARTITION RULE

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-1-12 14:05:24 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2009-2-3 08:57:53 | 显示全部楼层

Have a look, thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-11-22 05:43:11 | 显示全部楼层

THANKS

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-11-23 21:53:54 | 显示全部楼层

Thanks for sharing !

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-3-7 22:51:41 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-10-6 12:14:14 | 显示全部楼层

great for share the altera verilog hdl encoding style 200

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-5-30 20:54:21 | 显示全部楼层

很好，非常需要

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-26 11:24 , Processed in 0.025384 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表