电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
返回列表 发帖

[原创] 面向微电子专业的免费培训--—工艺规则DRC/LVS/RCX的Rule开发及验证

多谢分享

技术篇连载:泰克CEO为您解读低噪声背后的科学(附有奖下载)

TOP

请问怎么参加培训 现在还有吗? 等级不够 无法私信 静等回复

TOP

回复 122# houzhengyi


    请给一个邮箱地址。

TOP

回复 123# houjs


   1248894438@qq.com  谢谢!

TOP

本帖最后由 houjs 于 2018-10-17 11:00 编辑

回复 124# houzhengyi

寄生参数提取的transistor level,cell level, full hierarchical如何运行?

在寄生参数提取中,经常遇到transistor level提取、cell level提取和full hierarchical提取的不同需求,它们有和用途,区别在哪里,该如何运行呢?

Transistor Level提取又称为flatten提取,它是把版图全部打散后的寄生参数提取,精度最高,但是网表规模大,后续的仿真速度慢。该模式适合于小规模电路,一般数字电路在50万个晶体管以内可以采用TransistorLevel提取,模拟电路一般都采用TransistorLevel提取。


Transistor Level的运行方式分为3:


1   calibre -lvs -spice $svdb_dir/top_cell.sp  rules

( 或者 calibre -xrc -phdb rules )

2   calibre -xrc -pdb -rc  rules

3   calibre -xrc -fmt -rc  rules


full hierarchical提取是保持版图层次化提取,如果一个cell被调用多遍,只提取一次,减少提取的工作量,提取速度较快,提取的网表规模小,适宜于大规模电路的提取。特别适合于memory等层次化程度保持较好的电路提取。


如果采用flatten方式提取,Cell B的连线对Cell A的连线的耦合电容会被提取,相反,如果采用hierarchical提取,Cell B内的连线会把其对Cell A的耦合电容折算到对地电容上,同时,Cell A的连线对Cell B的耦合电容会被忽略。因为Cell B调用了Cell A,因此Cell A处理时并不知道Cell B的图形和调用环境。


从以上分析可以看出,hierarchical提取会略微造成精度损失,如果对精度特别敏感,可以采用flatten模式。


运行hierarchical提取的方法如下:

1    calibre -lvs -hier -hcell hcell_file-spice $svdb_dir/top_cell.sp  rules

( 或者 calibre -xrc -phdb -hcell hcell_file  rules )

2   calibre -xrc -pdb -xcell xcell_file -rc  rules

3   calibre -xrc -fmt -rc  rules


其中hcell_file/xell_file格式如下:

// layout source

NOR   NOR

NAND  NAND

INV  INV

NMOS NMOS



    它的含义是:寄生参数提取时保持NOR, NAND, INV, NMOS这几个cell的层次不动,其余的cell都被flatten。要求在做寄生参数提取前,采用层次化LVS的比较应该clean。


Gate Level提取的含义是:针对布局布线自动产生的layout,寄生提取时保持标准单元库的层次化,不要提取标准单元库的寄生参数(因为在标准单元的liberty文件中已经包含了寄生参数,不要重复提取)。Gate Level与Full hierarchical提取的区别是:它不提取xcell中的寄生参数,也不提取xcell中的器件信息,把xcell看做是一个黑盒子。而Full hierarchical提取是要提取xcell内部的寄生参数的,只是提取一次,不重复提取。


运行Gate Level提取的方法如下:

1   calibre -lvs -hier -hcell hcell_file-spice $svdb_dir/top_cell.sp  rules

( 或者 calibre -xrc -phdb -hcell hcell_file rules )

2  calibre -xrc -pdb -xcell xcell_file -rc rules

3  calibre -xrc -fmt -rc  rules


其调用方式与full hierarchical完全一样,但是xell_file格式不一样,如下:

// layout source flag

NOR   NOR  -I   //treatedas an ideal cell

NAND  NAND  -P //treated as a primitive

INV  INV        //handling depends on the extractiontype

NMOS  NMOS  -PCDEF    //treated as a pcell


可以看到,它的xcell文件多了第3列的flag标志,针对gate