在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13479|回复: 58

[资料] Labs_UVM-1.1-2011.12

[复制链接]
发表于 2012-10-31 13:17:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 litterstrong 于 2012-10-31 13:24 编辑

学习UVM和system verilog 的实验资料,需要的欢迎下载。

SystemVerilog Verification UVM 1.1 Lab Guide.part1.rar (15 MB, 下载次数: 1506 )
SystemVerilog Verification UVM 1.1 Lab Guide.part2.rar (15 MB, 下载次数: 1340 )
SystemVerilog Verification UVM 1.1 Lab Guide.part3.rar (1 MB, 下载次数: 646 )
eetop.cn_Labs_UVM-1.1-2011.12.rar (1.18 MB, 下载次数: 794 )
 楼主| 发表于 2012-11-1 10:06:03 | 显示全部楼层
自己顶一下~~
发表于 2012-11-3 08:26:15 | 显示全部楼层
WORK with student books !
发表于 2013-1-22 22:42:31 | 显示全部楼层
Thanks for sharing!!
发表于 2013-2-3 12:52:46 | 显示全部楼层
好东西...................
发表于 2013-2-6 22:14:01 | 显示全部楼层
支持一下
发表于 2013-3-12 08:28:45 | 显示全部楼层
WORK with student books !
发表于 2013-3-19 16:10:03 | 显示全部楼层
发表于 2013-3-27 22:48:13 | 显示全部楼层
谢谢楼主,有个例子学习的快一下
发表于 2013-4-5 22:32:32 | 显示全部楼层
有guide的就是好呀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-8 09:31 , Processed in 0.028811 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表