[求助]新手问一下PLL中的PFD的死区时间怎么确定？着急！！！！！！！！ (无内容)

jiangsq · 发表于 2005-11-24 11:25:56

您需要登录才可以下载或查看，没有账号？注册

x

icsoul · 发表于 2005-11-24 15:57:44

应该是PFD中的dead zone吧，实际上是环路不能对过小的相位差产生正确的反应。
目前我所知道的办法是增加PFD的两个输出up和dn相与后送给PFD两个输入寄存器的复位端着个通路的延迟，保证PFD输出的脉冲宽度大于一定的值（10ps)左右即可解决这个问题。

icsoul · 发表于 2005-11-24 16:42:52

刚才没看清楚问题，呵呵
应该是依据你选用的charge pump的开关时间来确定，要大于charge pump的开关时间。

paulk · 发表于 2008-10-22 09:26:54

应该看你用什么结构的PFD吧

vvvtmc · 发表于 2008-10-22 15:34:25

我只是大概觉得，不过如果是ADPLL，那么应该由系统最小的时钟决定吧？亦即能刺激到后面的K或者nm计数器的最小差？

请大家指点，这个问题没好好考虑过～

semico_ljj · 发表于 2009-7-9 17:43:57

还有更好的答案嘛？

sara9233 · 发表于 2015-3-24 14:57:01

回复 3# icsoul

厉害！！！！我最近也是在纳闷，到底多大的deadzone才是合适的呢。我是工作在10MHZ的情况下，然后一开始没有考虑这个问题，deadzone是200ps左右，感觉够了，但是真的接上CP的时候，好像又不行了。。。

Sandra2009 · 发表于 2015-3-26 10:45:43

求问各位大神都是怎么在cadence里面仿出PFD的dead zone的啊

两口盐汽水 · 发表于 2018-6-27 10:38:03

回复 8# Sandra2009

请问你知道了怎么在cadence里仿真死区吗？

站长推荐 /2