【疑惑】为什么DAC中的温度计译码电路不采用verilog生成呢。。。

bblion · 发表于 2019-3-5 16:17:23

您需要登录才可以下载或查看，没有账号？注册

x

看了很多DAC的设计论文，涉及到译码电路的部分都是采用像二级译码或者行列译码的方式手动搭建的译码电路，为什么不采用verilog生成此类译码电路？不是说能用数字的地方就用数字吗......

vdslafe · 发表于 2019-3-5 16:19:29

可以呀。但是这么点小电路，写verilog, 走流程，烦不烦啊。再说大多数做模拟的人不一定会作数字flow

bblion · 发表于 2019-3-5 16:27:18

希望有前辈来解惑一下~~~~~

bblion · 发表于 2019-3-5 16:35:59

回复 2# vdslafe

我觉得搭译码电路相对写verilog来说更加繁琐

。。。那我试试用verilog写译码电路。。。

quantus · 发表于 2019-3-5 16:59:03

2楼正解，电路小，写verilog就几句，但是综合起来麻烦，这种译码电路是模块化的，手搭不一定慢

vdslafe · 发表于 2019-3-5 18:53:18

回复 4# bblion

你如果能独立搞定数字流程，那蛮好啊。可以做很多有意思的事情。

[讨论] 【疑惑】为什么DAC中的温度计译码电路不采用verilog生成呢。。。