自己画的MOM电容LVS时报错，及如何提取calibre

单眼皮的乖女孩 · 发表于 2018-11-5 11:24:02

您需要登录才可以下载或查看，没有账号？注册

x

因为要求的电容容值比较小，自己画了mom电容，仿真lvs时，电路原理图给的是cadence理想元件cap。仿真lvs后，报错nothing in layout。
1、如何解决这个问题？
2、并且如何生成calibre文件，进行后仿真？

账户已登录 · 发表于 2018-11-5 13:18:35

你放一根无关电阻一起，电阻放远一点就可以抽了（当然其他器件也可以），没有device在layout里面没有办法跑LVS
没有办法跑LVS就没有办法提参

单眼皮的乖女孩 · 发表于 2018-11-6 11:55:23

回复 2# 账户已登录

get了，我试一下，我之前都是在电容存在的两端加PIN，跑其它部分的LVS，但是这样做没办法提取calibre

稻草人2013 · 发表于 2018-12-6 14:08:43

楼主用calibre提出mom电容的寄生了吗？同上问题

roro_mm · 发表于 2018-12-6 14:32:06

Foundry的MOM需要识别层才定义为MOM，如果没有就当interconnected来。

大力射门 · 发表于 2018-12-27 23:23:37

回复 5# roro_mm
有可能哦

zhenghewei · 发表于 2018-12-28 09:20:13

看LVS文件里面有没有写，MOM的电容是由什么层次组成的。

houjs · 发表于 2019-7-11 17:23:30

关于如何书写mom的提取命令，如何做寄生参数提取等，可以进入如下免费知识星球问答。

Screenshot_20190710_082621_com.tencent.mm.jpg

xiezushuai · 发表于 2021-3-4 15:01:00

刚刚把这个问题解决了

zl1999 · 发表于 2021-3-4 16:14:33

xiezushuai 发表于 2021-3-4 15:01
刚刚把这个问题解决了

是不是少了识别的图册

[求助] 自己画的MOM电容LVS时报错，及如何提取calibre