icc已无错误，calibre lvs总是通不过

marsedes · 发表于 2015-7-6 15:38:29

你把版图上高断开的线亮后截图贴出来看看........无非就是 case split 几个设置你这跑的是纯数字部分的吧.....应该还不是数模混合的总图吧.......

marsedes · 发表于 2015-7-6 15:46:08

看看你的 LVS 文件里面的LVS REDUCE SPLIT GATES YES/NO 你们是YES 还是NO 我怀疑你的数字里面有用到分裂的管.......

mangotango · 发表于 2015-8-13 16:49:12

great post

mangotango · 发表于 2015-8-14 03:08:03

so nice info

jingest · 发表于 2015-8-17 22:08:54

看看你的skip route设置，比如calibre报出来的那些open net如果在ICC里有设置skip route，那么ICC verify的时候是不会报错的

zhou_charles · 发表于 2015-12-30 17:27:56

我也想知道办法？谢谢！

nguyenphucvy · 发表于 2017-8-28 13:59:16

thank a lot

龙爱小说 · 发表于 2018-10-15 16:39:18

回复 10# rr43578i
楼主，你好！我现在也是遇到你这个问题了，一模一样。ICC中LVS提示有floating ports的ERROR，然后cadence中LVS也是报错，请问你当时是怎么解决的，卡在这里很久了，求帮一下啊！谢谢

kevin_zlm · 发表于 2018-10-15 17:23:31

回复 18# 龙爱小说

ICC 使用vrify_zrt_route的结果是？如果没问题的话，说明netlist是正常的，float port你查看下是input还是outputs，如果是INPUT，就要咨询下设计者了。通常如果ICC中验证无错误，calibre lvs就没大问题，通常是一些端口名字大小写不匹配，又或者你在ICC中插入cap cell，而又没输出到netlist中等这些问题

龙爱小说 · 发表于 2018-10-16 09:28:22

回复 19# kevin_zlm
   verify_zrt_route的结果没有报错，ICC里面LVS提示ERROR: OUTPUT PortInst Chirp_top/TBG/sout_reg[1] Q doesn't connect to any net，是输出端口的悬浮。而在virtuoso中LVS则是报错提示有很多版图上本应该连在一起的net都断开了，没有连上。我试了手工连上后，确实LVS会少报一个错误。 请问这是什么原因啊，而且我用同样的设计流程和代码跑之前的一个小一点的设计是没有出现问题的。

   我导出gds的选项设置是set_write_stream_options  -child_depth 50 -output_filling fill -output_outdated_fill -output_pin {text geometry} -flatten_via -map_layer $gdsout_map，请问这样设置对吗？

   小弟感激不尽！

[解决] icc已无错误，calibre lvs总是通不过

站长推荐 /2