在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: zs1647

[求助] 有谁推过allen书上关于DNL/INL的表达式吗?请问一个关于单位电容取值的问题

[复制链接]
发表于 2018-9-21 15:19:52 | 显示全部楼层
回复 10# zs1647

取巧有点困难,你要注意到x轴是对数坐标。 你根据图3的虚线和工艺mismatch参数一样可以算出电容面积会xx时最大可以获得的分辨率是多少。其实不必迷信allen书上的表达式, 他这个式子也是抄的, 在很多论文里都有,这个表达式不但适用于sar也可以用于current steering。 图3的意义是告诉我们按照文献11的方法去估计会让选取的电容值偏大,建模得到的值会相对准确。建模可以让你对整个系统的理解更深刻。 关于mismatch有大概十几篇,读完就会发现花样都是大同小异,一次性搞明白mismatch比取巧要好 。

实际流片之后,我们发现mismatch只是一方面,寄生,decoupling的影响其实更大。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-9-22 10:22:30 | 显示全部楼层
回复 11# quantus

   1、不太理解您所说的建模是啥意思,我理解的建模应该是有数学表达式的,现在我就是找不到这个数学表达式。我不知道我的理解哪里有偏差,文章我也看了不少,但总觉得没有理解到位。我根据worst case对DAC电容DNL和INL进行了计算,△C/C=[(2^N)-1]^0.5*(sigmaC/C)。然后自己用cadence针对5bit的电阻和5bit电容DAC分别做了仿真,发现算出来的sigma值比仿出来的大了差不多1倍。
2、针对您说的流片测试后性能会受寄生和耦合的影响,目前我的SAR ADC也准备要测试了,但是还是对有些地方不理解,因为我做这个不久,也没有人教,所以就向您请教一些问题。
(1)我做的是5bit MSB 电阻和5bit LSB电容混合式DAC结构的SAR ADC(下极板采用),DAC的输出为电容上极板,接在比较器的输入端,我发现比较器输入电容和对地的寄生电容比较大,然后写了一下DAC输出的公式,发现寄生电容会引入增益误差(低五位)和失调误差(高五位)。我的疑问是,DAC的增益误差和失调误差对ADC来说会有什么影响呢?会不会有引入非线性误差?确实这个概念比较模糊,望指教!
(2)假如我的比较器的电源为3.3V,共模电压为1.65V。那么当我的输入电压VIN大于1.65V时,采样到比较器输入端的电压会是1.65-VIN(电路是这么做的),为负电压,并且在比较器输入端会有一个PMOS开关管,这个时候会有耐压和漏电的问题。那么是不是说我的输入电压必须要小于1.65V?

祝假期愉快!
回复 支持 反对

使用道具 举报

发表于 2018-9-24 16:52:38 | 显示全部楼层
worstcase 算出来偏大是正常的,你不妨按这个偏大的值去设计,无非损失点速度和面积而已。

数学表达式就是dac的输出电压表达式,具体你参考公式11和16, 建模是说用matlab或者别的工具生成一组服从高斯分布的电容值出来,然后根据公式11去算dac的输出电压,然后求inl dnl。通过对建立好的模型进行仿真,比如跑1000次,你可以知道你设计的adc在一个特定的sigma下,有多大的概率满足设计指标。

建模的时候寄生电容的影响也可以加进去的,具体的参见公式16。

尽量要避免负电压的出现,另外也有文章讲改进开关结构消除负电压出现时的漏电流。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-9-25 17:59:21 | 显示全部楼层
回复 13# quantus

感谢你的答疑,非常感谢,关于耦合前面关注得少,不太清楚,我再去找点资料看看
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-9-29 15:08:32 | 显示全部楼层
回复 2# quantus
   Hi, 请问一下码密度能通过cadence仿真吗?
回复 支持 反对

使用道具 举报

发表于 2018-9-29 16:10:39 | 显示全部楼层
cadence里直接跑ramp就可以了,同样精度,码密度法要跑的点太多了。跑码密度法和跑fft的testbench是一样的。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-9-29 22:37:27 | 显示全部楼层
回复 16# quantus


   我目前是这样做的,输入ramp,首先将仿真出来的数字code用理想DAC转成模拟信号,然后构建一个理想的台阶信号,用计算器对齐理想信号和实际信号。然后用理想信号减去实际信号得出INL的值,用实际信号移位一个周期后与移位前的信号相减得到DNL的值。然后在做MC。这样对吗?还有就是码密度也是看频谱吗?要跑MC吗?
回复 支持 反对

使用道具 举报

发表于 2018-9-30 03:58:45 | 显示全部楼层
回复 17# zs1647
Verilog-A 导出到csv文件,然后matlab处理
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-9-30 11:50:50 | 显示全部楼层
回复 18# quantus

很迷茫,我这样闷头闷脑的搞,越来越多的不懂了,还望您能解惑。
我大概知道码密度是个什么概念,也知道要将结果导入到matlab里面处理,但是关键的是,我不知道要导入什么东西到matlab里面,这个数据能够通过什么仿真得到(您说的testbench和fft的一样,意思是输入一个正弦信号,然后ADC->DAC->得到正弦台阶信号,用这个正弦信号导入matlab里面去?但是这样process和mismatch等信息不就没有包含在这个正弦信号里面啊,也就是说要经过N次MC仿真得到N个这样的正弦信号,然后在导入matlab里面处理吗?),

我在仇云教授的主页里面找了一段码密度的matlab处理程序?但是具体怎么用也是一窍不通?您那有能够直接用的matlab代码吗?
回复 支持 反对

使用道具 举报

发表于 2018-10-1 15:02:59 | 显示全部楼层
code density是基本的测试手段,具体的你看看Full-Speed Testing of A/D Converters。把这篇文章上的公式都推一遍你自己就会写code density的代码了。也可以参考美信的CDT代码。

论文没看够就会有很多不懂的,当然看了很多论文还是有很多不会的,比如我个人就是这样。说个笨办法给你吧,从PR Gray的第一篇SAR ADC的论文看起,慢慢你就会了。Yun Chiu主要是做背景校正的,要会很多信号处理的东西才能看得懂。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-17 07:21 , Processed in 0.028411 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表