在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1806|回复: 3

[求助] 综合后的形式化验证

[复制链接]
发表于 2018-9-12 16:51:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近做一个adc的项目,dc综合总是有时序违背。老师说没关系,后面的布局布线会自动优化,让我不用管,直接做后面的formality(verilog代码和门级网表),请问各位大佬这样有意义吗?总觉得dc综合时序违背会影响后面的formality,求指教
发表于 2018-9-12 17:25:16 | 显示全部楼层
形式验证只保证功能正确,timing的分析是靠STA,形式验证不能完成timing正确性的分析,他只证明了在timing正确的前提下,功能是正确的,所以你这种情况也是有意义的。
 楼主| 发表于 2018-9-13 14:23:47 | 显示全部楼层
回复 2# 9441575 关键是现在dc综合过后timing不正确啊
发表于 2020-10-15 13:37:30 | 显示全部楼层
看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:03 , Processed in 0.020004 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表