有关lvds发射器的问题!请做过的帮忙解答一下！

一只傲娇的喵喵 · 发表于 2018-8-10 15:19:31

您需要登录才可以下载或查看，没有账号？注册

x

输入到lvds发射器的信号是时断时续的，有时候有有时候没有数据。所以在输出数据时，怎样告诉FPGA现在有数据要接收，和现在没有数据了不用接收？

king0798 · 发表于 2018-8-10 17:41:41

就没有start和stop信号？？你这个协议数字怎么定义的？？

一只傲娇的喵喵 · 发表于 2018-8-10 17:47:55

我想整个start和stop或者输出一个valid信号，valid高，fpga接收；valid低，fpga不接收……可行吗？
我这个lvds是模拟电路实现的。

一只傲娇的喵喵 · 发表于 2018-8-10 17:50:28

回复 2# king0798
我想整个start和stop或者输出一个valid信号，valid高，fpga接收；valid低，fpga不接收……可行吗？
我这个lvds是模拟电路实现的。

king0798 · 发表于 2018-8-10 19:24:25

回复 4# 一只傲娇的喵喵

哦，数字做解码比较合适吧，不然模拟做有点复杂吧

mao_9270 · 发表于 2023-11-13 15:37:23

会有时钟信号吧

[求助] 有关lvds发射器的问题!请做过的帮忙解答一下！