关于音频delta sigma DAC的几个问题

第二信使

最近要设计一个音频delta sigma DAC，以前没有做过，因此有几个疑问请教一下大家，希望大神不吝赐教。
第一，速率的问题，音频文件有很多速率标准，44.1K，48K，96K等等，我设计的这个DAC应该是恒定速率的吧，那和音频文件速率不一致的时候怎么处理？是音频解码后做小数速率转换然后送给DAC吗？DAC的速率一般做多少？
第二，精度问题，我的目标是16位精度就可以了，如果音频文件不等于16位，是解码的时候截位或者低位补零再送给DAC吗？
第三，插值滤波器的性能，插值滤波器的带内纹波一般允许多少dB？我看一些论文里面是0.1dB，这个开销有点大啊。
恳请大家赐教，谢谢。

quantus

第一个问题：比如dac数字部分按100K来设计，你跑96， 48， 44.1都没有问题。问题在于最后的模拟reconstruction filter你怎么设计带宽。 另外低比特的DAC设计也要按最高设计采样率来设计。
第二个问题：低位补零相当于数字左移，类似于放大，截取相当于右移，类似于衰减，两种情况都会影响SNR，不过前者会造成enob低于16
第三个问题：带内纹波的spec各有各的说法，可以通过仿真来确定，做差值滤波器如果直接实现显然是不可能的，分级+多项滤波+CIC滤波器优化是比较好的方法.
以上是本人粗浅的看法，抛砖引玉望各位高手赐教！

第二信使

回复 2# quantus

感谢回复。关于第二个问题我明白了，就是对齐高位就可以了。第三个问题我肯定不是用一级插值滤波器，我现在用的是三级半带滤波器加一级CIC滤波器，把速度从48K上升到6144K，但0.1dB纹波的第一级半带滤波器开销还是有点大。
您回答的第一个问题我还需要消化一下，等看明白了再和您讨论。

纯白雾隐

马克一下  初学

huatiantian

very good thanks

bohaiyujialing

1、44.1K/48K/96K仅是指音源速率（即data sampling rate），SDDAC一般是恒定速率，数据采样率到DAC采样率肯定是要经过升采样滤波器（差值滤波器）后，把采样率升到更高的fs，去适配DAC operation的；音频DAC速率一般3.072M/6.144M/12.288M等；
2、你的精度16如果是ENOB要求的话，输入音源数据的有效位数必须≥16，若输入数据本身小于16bit，你采用低位补零，则经过audio DAC解码后，ENOB不可能达到16bit，即你的精度无法达到你的要求（ENOB=16b）；
3、差值滤波带内纹波业内一般可以做到≤0.05dB，开销是大，但数字域也有方法可降低面积功耗开销。

orientview

   

bohaiyujialing 发表于 2022-12-30 10:59
1、44.1K/48K/96K仅是指音源速率（即data sampling rate），SDDAC一般是恒定速率，数据采样率到DAC采样率肯 ...

音频DAC，怎么抑制flicker noise啊？

bohaiyujialing

   

orientview 发表于 2023-3-26 10:06
音频DAC，怎么抑制flicker noise啊？

对opamp，可用chopper、auto-zero、负阻、source degeneration res等技术，或直接堆面积；
对DAC，就要解决DAC参考源的flicker noise，可用off-transistor、down-sample等方式+tri-level dac的技术。

Nagisama123

学习一下

哔哔赖赖做梦家

学习