关于tmax add_atpg_constraints的疑问

yutou95

新手。在使用tmax add_atpg_constraints命令时，将某个信号约束到0，
用report_atpg_constraints可以report出来，
但是把生出来的pattern仿真的时候发现被约束的信号根本没有约束住。
我看user guid中介绍说“This command defines constraints that must be satisfied during ATPG pattern generation”，
不知道是怎么回事觉得很疑惑，求大神指教！！非常感谢！！！

kevin_dong

改stil，在test_setup的时候加cycle force你需要的值，然后在load_unload的时候把值也保持住就好了，然后重新write_testbench就好了

kevin_dong

改stil，在test_setup的时候垫cycle把你想要的值force住，然后在load_unload的时候把值改为你需要的值，然后重新write_testbench，如果还不行，就在新生成的tb中加initial模块force值

yutou95

回复 2# kevin_dong
现在情况是这样：在做atpg的时候才发现原来的dft设计有问题，需要使得两条扫描链上的两个scan cell不能同时为1，否则其他链会受影响。
本想着使用add_atpg_primitives和add_atpg_constraints进行约束，在user guide中也有看到过类似的实例，
但是将生出来的pattern进行仿真，发现这两个scan cell并没有被约束住。
返回看tmax生成的log，确实在run atpg的时候有报过M179的warning，说“pattern rejected due to constraint violation”,


按照我的理解：用add_atpg_constraints是约束工具在atpg的过程中生出来的pattern必须要满足约束，
而报出来的M179的warning说明确实也有pattern因为不满足约束而被丢弃。
但是生出来的pattern套进去仿真发现约束还是没有被满足，觉得很疑惑。不知道是不是我的理解哪里有问题。

求大神赐教！！谢谢！！

kevin_dong

回复 4# yutou95


  你是想force chain上的cell 让其一直为一个固定值？ 要是这样的话，那shift进去的值不都一直是0了么？那怎么测？

yutou95

回复 5# kevin_dong
我想限定它两条链上的某个位置不能同时为1，可以不是固定值。

kevin_dong

回复 6# yutou95


    没这么做过。。。小弟也无能为力了~ 感觉有机会的话重串吧~

DFTer

add_atpg_constraints 最好同时设在FF/Q & FF/D
在capture phase 敲了 clock / reset 之后, 其值是可能变化的

可试试看以下组合,
1. add_atpg_primitives AND
2. add_cell_constraints 确保 shift 为想要的值
3. add_atpg_constraints

yutou95

回复 8# DFTer

这些指令都有尝试过，但是都没有达到预期的效果。

后来在仿真的时候发现，在用了add_atpg_constraints/add_cell_constraints之后，在测该scan cell的时候，capture的过程是满足约束的，但是在shift过程约束无法满足。

hlcao

DFTer 发表于 2018-2-20 20:12
add_atpg_constraints 最好同时设在FF/Q & FF/D
在capture phase 敲了 clock / reset 之后, 其值是可能变化 ...

跟您请教一下，关于capture phase 敲了一下reset，我用tmax产生的.v文件或者叫testbench 中总是遇到 capture_p_rst event，在pattern 后仿中是可以过的，但是ATE测试回来却发现在敲过reset之后的一整个pattern（pattern based）都会挂掉（随机挂，没有规律），我想请问一下capture cycle中敲了一下reset工具是想测什么，pattern产生了怎样的行为，为什么工具反馈的atpg计算结果与实际芯片的计算结果会有差异。