多电压域设计时钟约束怎么写

allen102 · 发表于 2018-1-3 19:56:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

多电压域设计时，系统共用一个时钟clk，想在高电压时钟周期设为1ns，低电压设为20ns，请问该怎么写时钟约束？求问各路大侠指点

zhichuren · 发表于 2018-1-30 13:56:43

写两个sdc？

sdlyyuxi · 发表于 2018-1-30 14:12:36

回复 1# allen102

你做的是block level吗， clock gen逻辑不在的模块内的话，可以if/else
如果是clock gen逻辑在的话，要看时钟逻辑是怎么样的了，有没有mux

allen102 · 发表于 2018-2-5 20:39:42

写两个sdc？
zhichuren 发表于 2018-1-30 13:56

登录/注册后可看大图

不懂，怎么写啊？create两个时钟么

allen102 · 发表于 2018-2-5 20:41:00

回复 allen102

你做的是block level吗， clock gen逻辑不在的模块内的话，可以if/else
如果 ...
sdlyyuxi 发表于 2018-1-30 14:12

登录/注册后可看大图

做的是block level，但是不知道怎么去写约束，大神求指导

sdlyyuxi · 发表于 2018-2-6 09:00:16

回复 5# allen102

这种时钟频率的切换或者寄存器配置应该是在Top上做的，那block level可以自己定义变量诸如HV/LV，HV的时候按照高压的signoff frequency来create clock； LV的时候按照低压的sighoff频率来create clock; 这样有一点也不太好，就是scenario也就比较多，不知道其他人有没有其他好的办法吧。

[求助] 多电压域设计时钟约束怎么写

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2