layout的二次检查

Summerzhang · 发表于 2018-1-2 16:53:40

您需要登录才可以下载或查看，没有账号？注册

x

对已经完成的layout，进行double check的时候，为什么要flatten所有的单元，包括pcell，不是很理解，请大神解释。

firewolf223 · 发表于 2018-1-2 18:32:40

各个公司做法不一样，估计你是在.18以上，而且chip 面积不大的电源管理，不然logic chip flatten 会死人的

note30933 · 发表于 2018-1-3 08:49:18

drc or lvs

Summerzhang · 发表于 2018-1-3 08:52:11

回复 3# note30933

全部flatten做drc和lvs,我不知道为啥要flatten

note30933 · 发表于 2018-1-3 09:00:07

通常对hierarchical mode作用 , 让输出结果平坦化

Summerzhang · 发表于 2018-1-3 09:07:48

回复 5# note30933

啥意思，没看懂啊

note30933 · 发表于 2018-1-3 09:35:27

回复 6# Summerzhang

如果你用hierarchical執行calibre , 輸出也是hierarchical的結果 , 如果用FLATTEN
結果只會是FLATTEN輸出結果

fzj1992130 · 发表于 2018-1-3 09:39:43

直接Calibre选择flat模式，与版图做flatten是一样

motofatfat · 发表于 2018-1-3 10:06:06

同意樓上的說法
全部 flatten 這樣最接近光罩的情形

reptilian99 · 发表于 2018-1-3 19:35:29

Interesting

[讨论] layout的二次检查