在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2510|回复: 5

[求助] ADC测试低压电平转换推荐

[复制链接]
发表于 2018-1-2 12:18:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下,做ADC测试的时候,从ADC的输出接FPGA中间需要一个电平转换,从0.6V到1.8V或2.5v,或者3.6V转换,找了很多,目前本人找到的最低的为0.8v,有没有可以用的推荐一下,不胜感激~
发表于 2018-1-3 01:26:33 | 显示全部楼层
回复 1# 文墨

ADC输出位数多吗?多高速度?实在不行能不能用模拟比较器搭一个
 楼主| 发表于 2018-1-3 17:00:56 | 显示全部楼层
回复 2# iamshuang2013

ADC是10位的,能不能具体说说你的想法呢
 楼主| 发表于 2018-1-3 17:02:14 | 显示全部楼层
回复 2# iamshuang2013


   速度也不快,只有120K
发表于 2018-1-4 07:17:08 | 显示全部楼层
回复 2# iamshuang2013

ADC 输出高电平0.6V 的话,找一个运放,开环做个比较器,Vin-给个0.3V做reference, 运放VDD接到FPGA VDD。只要运放offset小于0.3V应该就行了,实际应该比这个小得多。你看看这样搞行不行。
eetop_1.png
 楼主| 发表于 2018-1-4 12:07:24 | 显示全部楼层
回复 5# iamshuang2013


   谢谢,非常感谢,受教了,这种方案很好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 00:45 , Processed in 0.019432 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表