我怎么理解不了，我觉得有问题，关于建立时间，保持时间

qiurijian

回复 10# haimo


老哥，稳。
照您说的，解释的通，甚至跟我7楼的解释有异曲同工之妙，您为我的技术性的猜想提供了理论支持。
看来人家博主还是对的，我的想法幼稚了。

weila9

原博主的说法是对的，只是这个图看起来容易误解；

qiurijian

回复 10# haimo


    我给过您回复了。我拯救帖子太频繁了，现在我都发不了帖子了。

piigle

深圳-南山区（浙江赛思电子）招聘数字IC设计工程师，IC验证工程师（待遇从优）
                                                                有意向者可联系，陆先生：15067338277

qiurijian

回复 14# piigle


   
老哥，是做FPGA开发的，做不来IC，不太对口。

loyximo

楼主的理解是对的。那博客的图有问题。

wide_road

前提是clka，clkb是異步時鐘，所以沒必要分析他們之間的timing，圖中說的是一定會出現setup ，hold violation。
這種說法本身沒有問題，只是這個圖片很容易讓人混淆。誤以為他們是同步時鐘。